半導体装置及びその製造方法

発明者： , ,
出願人/特許権者： ,
代理人 (1件)：秋田収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平10-371330
公開番号（公開出願番号）：特開2000-196075
出願日： 1998年12月25日
公開日（公表日）： 2000年07月14日
要約：

【要約】【課題】半導体基板主面に延設した溝にゲートとなる導体層を設けるトレンチゲート構造のFETを有する半導体装置についてソースオフセットの発生を防止する。【解決手段】半導体基板主面に延設した溝にゲートとなる導体層を設けるトレンチゲート構造のFETを有する半導体装置について、前記トレンチゲート導体層の上面を、前記半導体基板主面と同等若しくはそれよりも高く形成する。また、前記トレンチゲート導体層の上面を、略平坦或いは凸状に形成し、このトレンチゲート導体層の上面を、前記半導体基板主面と同等若しくはそれよりも高く形成する。また、半導体基板をエッチングしてトレンチゲートの導体層の上面を半導体基板の主面と同等若しくはそれよりも高く形成した後、チャネル領域及びソース領域をイオン打込みで形成する。

請求項（抜粋）：

半導体基板主面に延設した溝にゲートとなる導体層を設けるトレンチゲート構造のFETを有する半導体装置において、前記トレンチゲート導体層の上面が、前記半導体基板主面と同等若しくはそれよりも高く形成されていることを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 , H01L 21/336

FI (5件)：

H01L 29/78 301 V , H01L 29/78 652 P , H01L 29/78 653 A , H01L 29/78 658 F , H01L 29/78 658 G

Fターム (5件)：

5F040DA00 , 5F040DA21 , 5F040DB06 , 5F040DC01 , 5F040EB13

引用特許：

審査官引用 (6件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平6-063339 出願人：フィリップスエレクトロニクスネムローゼフェンノートシャップ
特開平2-083982
電力用半導体装置
公報種別：公開公報出願番号：特願平6-206799 出願人：株式会社東芝

全件表示

前のページに戻る