特許
J-GLOBAL ID：200903080800151820
シフトレジスタ装置、その駆動方法
出願人/特許権者：
代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平9-140365
公開番号（公開出願番号）：特開平10-334685
出願日： 1997年05月29日
公開日（公表日）： 1998年12月18日
要約：
【要約】【課題】 直列に連続するFF回路の各々にラッチ回路を付加したシフトレジスタ装置のレーシングを確実に防止する。【解決手段】 クロック信号がフリップフロップ回路15に入力されるタイミングを遅延回路19によりラッチ回路16に入力されるタイミングより遅延させ、クロック信号にスキューが発生してもラッチ回路16の動作タイミングがフリップフロップ回路15の動作タイミングより遅滞しないようにした。フリップフロップ回路15が出力するビットデータをラッチ回路16が確実に保持することができるので、前段のフリップフロップ回路15が入力するビットデータが後段のフリップフロップ回路15まで入力されるレーシングを確実に防止することができる。
請求項（抜粋）：
フリップフロップ回路とラッチ回路とが直列に接続されたデータ保持回路を具備し、複数のデータ保持回路が直列に接続されており、クロック信号に対応した前記フリップフロップ回路と前記ラッチ回路との動作が奇数段と偶数段との前記データ保持回路で逆論理であるシフトレジスタ装置において、前記データ保持回路での前記フリップフロップ回路の動作タイミングを前記ラッチ回路の動作タイミングより遅延させる動作遅延手段を具備していることを特徴とするシフトレジスタ装置。
IPC (2件)：
FI (3件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved