電界効果型トランジスタ

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-085523
公開番号（公開出願番号）：特開2002-343977
出願日： 1998年07月01日
公開日（公表日）： 2002年11月29日
要約：

【要約】【課題】埋め込み絶縁層上の半導体層(SOI)に形成された電界効果型トランジスタの特性劣化を抑制する。【解決手段】シリコン基板101上に、厚さ20nmの空洞102を介し、厚さ10nmの単結晶シリコンよりなる半導体層103を備え、この半導体層103上には、厚さ3nmのゲート絶縁膜104を介してn+ ポリシリコンよりなるゲート電極105を備え、この下部の領域を挾むようにソース・ドレイン領域106を備えている。

請求項（抜粋）：

基板上に空洞を挟んで配置された半導体層と、この半導体層側面に接し、前記半導体層を前記基板上に空洞をあけて支持する絶縁体からなる側壁と、前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、このゲート電極下部の領域を残してこれを挾むように前記半導体層に表面より形成されたソースおよびドレイン領域とを備えたことを特徴とする電界効果型トランジスタ。

IPC (2件)：

H01L 29/786 , H01L 21/764

FI (2件)：

H01L 29/78 626 C , H01L 21/76 A

Fターム (49件)：

5F032AA03 , 5F032AA09 , 5F032AC02 , 5F032BA01 , 5F032CA01 , 5F032CA17 , 5F032DA02 , 5F032DA07 , 5F032DA24 , 5F032DA25 , 5F032DA30 , 5F032DA33 , 5F032DA43 , 5F032DA53 , 5F032DA71 , 5F032DA74 , 5F032DA78 , 5F110AA02 , 5F110AA30 , 5F110CC02 , 5F110DD05 , 5F110DD12 , 5F110DD21 , 5F110DD30 , 5F110EE04 , 5F110EE05 , 5F110EE09 , 5F110EE32 , 5F110FF02 , 5F110FF23 , 5F110GG02 , 5F110GG12 , 5F110GG22 , 5F110GG25 , 5F110GG32 , 5F110GG60 , 5F110HJ01 , 5F110HJ04 , 5F110HJ13 , 5F110HM15 , 5F110NN02 , 5F110NN23 , 5F110NN34 , 5F110NN35 , 5F110NN62 , 5F110QQ05 , 5F110QQ11 , 5F110QQ17 , 5F110QQ19

引用特許：

審査官引用 (5件)

電界効果半導体装置の製造方法
公報種別：公開公報出願番号：特願平3-223923 出願人：富士通株式会社
特開昭63-278375
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平7-231628 出願人：株式会社東芝

全件表示

前のページに戻る