特許
J-GLOBAL ID：200903081216880957

半導体装置の製造方法

発明者：
江口 聡司

江口 聡司 について

, 
篭利 康明

篭利 康明 について

, 
宮下 功

宮下 功 について

, 
金井 明

金井 明 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2007-014945
公開番号（公開出願番号）：特開2008-182090
出願日： 2007年01月25日
公開日（公表日）： 2008年08月07日
要約：
【課題】バイポーラトランジスタの製造歩留まりを向上する。【解決手段】半導体基板Subの主面上に、バイポーラトランジスタのコレクタを構成するコレクタ層CL、ベースを構成するベース層BLおよびキャップSi層BCL、およびエミッタを構成するエミッタ層ELが設けられている。このうち、ベース層BLとしてSiGe層を選択性エピタキシャル成長によって形成した後、キャップSi層BCLとしてSi層を非選択性エピタキシャル成長によって形成する。【選択図】図20
請求項（抜粋）：
以下の工程を含むバイポーラトランジスタを備えた半導体装置の製造方法: (a)半導体基板を準備する工程、 (b)前記半導体基板上に前記バイポーラトランジスタのコレクタ層を形成する工程、 (c)前記コレクタ層に素子分離領域を形成する工程、 (d)前記コレクタ層上および前記素子分離領域上に第1絶縁膜を形成する工程、 (e)前記第1絶縁膜上に前記バイポーラトランジスタの外部ベース層を形成する工程、 (f)前記外部ベース層の一部を除去し、前記第1絶縁膜を露出する工程、 (g)前記第1絶縁膜上に第2絶縁膜を形成する工程、 (h)前記第2絶縁膜の一部を除去し、前記第1絶縁膜上に前記第2絶縁膜からなる側壁スペーサを形成する工程、 (i)前記第1絶縁膜の一部を除去する工程、 (j)前記コレクタ層上にシリコンゲルマニウム層を選択性エピタキシャル成長する工程、 (k)前記シリコンゲルマニウム層上にキャップシリコン層を非選択性エピタキシャル成長する工程、 (l)前記キャップシリコン層上に前記バイポーラトランジスタのエミッタ層を形成する工程。
IPC (4件)：
H01L 21/331 ,  H01L 29/737 ,  H01L 21/28 ,  H01L 29/417
FI (3件)：
H01L29/72 H ,  H01L21/28 301S ,  H01L29/50 B
Fターム (31件)：
4M104AA01 ,  4M104AA09 ,  4M104BB01 ,  4M104BB20 ,  4M104BB21 ,  4M104CC01 ,  4M104DD02 ,  4M104DD37 ,  4M104DD78 ,  4M104DD84 ,  4M104FF14 ,  4M104GG06 ,  4M104HH20 ,  5F003AP02 ,  5F003AP05 ,  5F003AZ03 ,  5F003BA97 ,  5F003BB01 ,  5F003BB02 ,  5F003BB04 ,  5F003BB07 ,  5F003BC08 ,  5F003BE07 ,  5F003BF06 ,  5F003BG06 ,  5F003BH06 ,  5F003BH07 ,  5F003BH08 ,  5F003BM01 ,  5F003BP33 ,  5F003BS06
引用特許：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM