特許
J-GLOBAL ID：200903081265086409

クロック生成回路及びそれを備えた半導体装置

発明者：
長多 剛

長多 剛 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2006-137878
公開番号（公開出願番号）：特開2007-013933
出願日： 2006年05月17日
公開日（公表日）： 2007年01月18日
要約：
【課題】供給される信号と帰還信号が一定の位相になるよう負帰還により調整を行う回路において、供給される信号がない場合、外部からのノイズにより、クロックの周波数が変動し通信に不具合が生じる問題を課題とする。【解決手段】PLL回路と、発振回路とを有し、PLL回路からの信号と、発振回路からの信号との出力を切り替えるためのスイッチが設け、受信信号が無い場合にPLL回路との接続を発振回路との接続に切り替える。【選択図】図1
請求項（抜粋）：
PLL回路と、発振回路とを有し、 前記PLL回路の出力部との接続、又は前記発振回路との接続を切り替えて信号出力部に接続するためのスイッチが設けられていることを特徴とするクロック生成回路。
IPC (3件)：
H03L 7/14 ,  H04B 1/59 ,  G06K 19/07
FI (4件)：
H03L7/14 A ,  H04B1/59 ,  G06K19/00 H ,  G06K19/00 N
Fターム (17件)：
5B035AA11 ,  5B035BB09 ,  5B035CA12 ,  5B035CA23 ,  5J106AA04 ,  5J106BB01 ,  5J106CC01 ,  5J106CC19 ,  5J106CC21 ,  5J106CC41 ,  5J106CC52 ,  5J106DD08 ,  5J106DD46 ,  5J106DD47 ,  5J106EE06 ,  5J106HH10 ,  5J106KK18
引用特許：
出願人引用 (1件)
  • PLL回路
    公報種別：公開公報   出願番号：特願2000-058538   出願人：エヌイーシーマイクロシステム株式会社
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM