特許
J-GLOBAL ID：200903081404754705

半導体装置の製造方法

発明者：
梅本 光雄

梅本 光雄 について

, 
星野 雅孝

星野 雅孝 について

, 
寺尾 博

寺尾 博 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について

, 
富士通株式会社

富士通株式会社 について

, 
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 須藤 克彦
公報種別：公開公報
出願番号（国際出願番号）：特願2004-210188
公開番号（公開出願番号）：特開2006-032695
出願日： 2004年07月16日
公開日（公表日）： 2006年02月02日
要約：
【課題】 貫通電極を有する半導体装置の製造方法において、半導体装置の信頼性及び歩留まりの向上を図る。【解決手段】 パッド電極11に対応した位置で半導体基板10を貫通するビアホール16を形成する。次に、ビアホール16を含む半導体基板10の裏面上に絶縁膜17を形成する。次に、半導体基板10の裏面上に、ビアホール16の開口部の縁でオーバーハング部18aを有する補強用絶縁膜18を形成する。そして、補強用絶縁膜18をマスクとして、ビアホール16の側壁の絶縁膜17を残存させつつ、当該底部の絶縁膜17をエッチングして除去する。次に、ビアホール16を含む半導体基板10の裏面に、貫通電極21、配線層22、及び導電端子24を形成する。最後に、ダイシングにより半導体基板10を半導体チップ10Aに切断分離する。【選択図】 図9
請求項（抜粋）：
表面に第1の絶縁膜を介してパッド電極が形成された半導体基板を準備し、 前記半導体基板の裏面の前記パッド電極に対応する位置から当該半導体基板の表面に貫通するビアホールを形成する工程と、 前記ビアホールの底部で露出する第1の絶縁膜をエッチングして除去する工程と、 前記ビアホール内を含む前記半導体基板の裏面上に第2の絶縁膜を形成する工程と、 前記ビアホールの開口部の縁から当該ビアホールの内側へ向かって突出するオーバーハング部を有する第3の絶縁膜を、前記第2の絶縁膜上に形成する工程と、 前記第3の絶縁膜をマスクとして、前記ビアホールの底部の第2の絶縁膜をエッチングして前記パッド電極を露出する工程と、 前記ビアホール内に、前記パッド電極と電気的に接続された貫通電極を形成する工程と、 前記半導体基板を複数の半導体チップに切断分離する工程と、を有することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 23/52 ,  H01L 21/320 ,  H01L 23/12 ,  H01L 21/60
FI (3件)：
H01L21/88 J ,  H01L23/12 501P ,  H01L21/92 602A
Fターム (37件)：
5F033HH08 ,  5F033JJ08 ,  5F033JJ09 ,  5F033JJ11 ,  5F033JJ23 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK08 ,  5F033KK09 ,  5F033KK11 ,  5F033KK23 ,  5F033KK32 ,  5F033KK33 ,  5F033MM05 ,  5F033MM13 ,  5F033MM30 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ13 ,  5F033QQ27 ,  5F033QQ28 ,  5F033QQ30 ,  5F033QQ37 ,  5F033RR04 ,  5F033RR06 ,  5F033SS15 ,  5F033TT02 ,  5F033TT07 ,  5F033VV07 ,  5F033XX34
引用特許：
出願人引用 (1件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM