半導体記憶装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：特許業務法人池内・佐藤アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2001-354302
公開番号（公開出願番号）：特開2003-157674
出願日： 2001年11月20日
公開日（公表日）： 2003年05月30日
要約：

【要約】【課題】高速・高精度にビット線のプリチャージを行うことが可能な半導体記憶装置を提供する。【解決手段】複数のメモリセルが接続されたビット線対と、ビット線対を第1の電圧にプリチャージするための複数のプリチャージ回路と、プリチャージ回路にプリチャージ電圧を供給するビット線プリチャージ電圧発生装置とを備える。ビット線プリチャージ電圧発生装置は、第1の電圧を発生してプリチャージ回路に供給するプリチャージ電圧発生回路4200と、第1のキャパシタ200と、第1のキャパシタを充電する充電手段201と、第1のキャパシタとプリチャージ回路との接続・切断を制御するトランスファーゲート回路(202、203、204)とを具備する。トランスファーゲート回路は、ビット線のプリチャージ時に第1のキャパシタとプリチャージ回路とを接続するように制御される。

請求項（抜粋）：

複数のメモリセルと、前記メモリセルが接続されたビット線対と、第1の制御信号に応じて前記ビット線対を第1の電圧にプリチャージするための複数のプリチャージ回路と、前記プリチャージ回路にプリチャージ用の電圧を供給するビット線プリチャージ電圧発生装置とを備え、ビット線のイコライズ電圧と前記第1の電圧が異なる半導体記憶装置であって、前記ビット線プリチャージ電圧発生装置は、前記第1の電圧を発生して前記プリチャージ回路に供給するプリチャージ電圧発生回路と、第1のキャパシタと、前記第1のキャパシタを充電する充電手段と、前記第1のキャパシタと前記プリチャージ回路との接続・切断を制御するトランスファーゲート回路と、前記充電手段と前記トランスファーゲート回路を制御する第1の制御回路とを具備し、前記第1の制御回路は、前記ビット線のプリチャージ時に前記第1のキャパシタと前記プリチャージ回路とを接続するように前記トランスファーゲート回路を制御することを特徴とする半導体記憶装置。

IPC (7件)：

G11C 11/407 , G01R 31/28 , G01R 31/3185 , G11C 11/401 , G11C 11/406 , G11C 11/409 , G11C 29/00 671

FI (8件)：

G11C 29/00 671 M , G11C 11/34 354 F , G11C 11/34 353 F , G11C 11/34 363 Z , G11C 11/34 362 H , G11C 11/34 371 A , G01R 31/28 B , G01R 31/28 W

Fターム (28件)：

2G132AA08 , 2G132AK15 , 2G132AK16 , 2G132AL00 , 5L106AA01 , 5L106DD11 , 5L106EE02 , 5M024AA23 , 5M024AA50 , 5M024BB15 , 5M024BB29 , 5M024BB35 , 5M024BB39 , 5M024BB40 , 5M024CC63 , 5M024CC65 , 5M024EE30 , 5M024FF08 , 5M024FF20 , 5M024FF23 , 5M024HH11 , 5M024LL01 , 5M024MM04 , 5M024MM10 , 5M024PP01 , 5M024PP02 , 5M024PP03 , 5M024PP07

引用特許：

審査官引用 (7件)

半導体装置および電源電圧発生回路
公報種別：公開公報出願番号：特願平7-130902 出願人：三菱電機株式会社
回路装置、その動作方法
公報種別：公開公報出願番号：特願平11-187739 出願人：日本電気株式会社
擬似SRAM
公報種別：公開公報出願番号：特願平3-335268 出願人：シャープ株式会社

全件表示

前のページに戻る