特許

J-GLOBAL ID：200903081829135219

配線基板の製造方法

発明者： 山野 孝治
出願人/特許権者： 新光電気工業株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-246438
公開番号（公開出願番号）：特開2007-059821
出願日： 2005年08月26日
公開日（公表日）： 2007年03月08日
要約：

【課題】 本発明は半導体チップを内蔵する配線基板の製造方法に関し、配線基板の薄型化及び当該配線基板の反りを抑制することを課題とする。【解決手段】 半導体チップ110が埋設された絶縁層116を有する配線基板の製造方法であって、支持基板101上に半導体チップ110が埋設された絶縁層116と半導体チップ110に接続される配線105a,108,113とを形成する第1の工程と、この支持基板101をエッチングで除去する第2の工程と、この第2の工程の終了後に絶縁層106を挟むよう補強層103,114を同時に形成する第3の工程とを有する。【選択図】 図1

請求項（抜粋）：

半導体チップが埋設された絶縁層を有する配線基板の製造方法であって、 支持基板上に、前記半導体チップが埋設された前記絶縁層と、前記半導体チップに接続される配線とを形成する第1の工程と、 前記支持基板を除去する第2の工程と、 該第2の工程の終了後、前記絶縁層を挟むよう形成されることにより、該絶縁層を補強する第1及び第2の補強層を同時に形成する第3の工程と、 を有することを特徴とする配線基板の製造方法。

IPC (2件)：

H05K 3/46 ,  H01L 23/12

FI (3件)：

H05K3/46 Q ,  H05K3/46 B ,  H01L23/12 N

Fターム (21件)：

5E346AA32 ,  5E346AA38 ,  5E346AA43 ,  5E346CC04 ,  5E346CC09 ,  5E346CC32 ,  5E346DD25 ,  5E346EE38 ,  5E346EE39 ,  5E346FF07 ,  5E346FF15 ,  5E346FF22 ,  5E346FF28 ,  5E346FF45 ,  5E346GG08 ,  5E346GG15 ,  5E346GG17 ,  5E346GG28 ,  5E346HH11 ,  5E346HH24 ,  5E346HH33

引用特許：

出願人引用 (1件)

• 部品内蔵多層回路基板
  公報種別：公開公報   出願番号：特願2003-118871   出願人：新光電気工業株式会社

審査官引用 (2件)

• 半導体装置用パッケージ及びその製造方法並びに半導体装置
  公報種別：公開公報   出願番号：特願2001-394694   出願人：新光電気工業株式会社
• 多層プリント配線板およびその製造方法
  公報種別：公開公報   出願番号：特願2001-035435   出願人：富士通株式会社