特許
J-GLOBAL ID：200903082108497434

半導体集積回路

発明者：
中村 博幸

中村 博幸 について


出願人/特許権者：
川崎マイクロエレクトロニクス株式会社

川崎マイクロエレクトロニクス株式会社 について


代理人 (1件)： 小杉 佳男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-077446
公開番号（公開出願番号）：特開2002-277515
出願日： 2001年03月19日
公開日（公表日）： 2002年09月25日
要約：
【要約】【課題】 遅延性不良を効率良く且つ精度良く検出することができる半導体集積回路を提供する。【解決手段】 データ送込用フリップフロップ11_0,11_1,11_2,11_3,11_4からデータ受取用フリップフロップ11_5,11_6,11_7,11_8,11_9に至る複数のパスが全て、遅延性不良検出可能範囲以内の誤差で同一の遅延時間を持つためのバッファ13_1,13_2,13_3,13_4,13_5,13_6,13_7,13_8,13_9,13_10,13_11,13_12を備えた。
請求項（抜粋）：
複数のデータ送込用フリップフロップに複数のテスト用データをセットして内部回路に送り込むとともに該内部回路を経由してきた複数のデータを複数のデータ受取用フリップフロップに取り込んで外部に送り出すテスト回路が組み込まれ、外部に送り出されたデータに基づく内部回路の良不良の判定が可能な半導体集積回路において、前記複数のデータ送込用フリップフロップから前記複数のデータ受取用フリップフロップに至る複数のデータ伝送経路が全て、前記テスト回路による遅延性不良検出可能範囲以内の誤差で同一の遅延時間を持つものであることを特徴とする半導体集積回路。
IPC (5件)：
G01R 31/28 ,  H01L 21/66 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 19/00
FI (4件)：
H01L 21/66 F ,  H03K 19/00 B ,  G01R 31/28 G ,  H01L 27/04 T
Fターム (23件)：
2G132AA04 ,  2G132AB01 ,  2G132AD07 ,  2G132AG08 ,  2G132AH01 ,  2G132AK22 ,  2G132AL11 ,  4M106AA02 ,  4M106AB06 ,  4M106AC02 ,  4M106CA05 ,  4M106CA57 ,  5F038DT06 ,  5F038DT07 ,  5F038DT11 ,  5F038EZ20 ,  5J056AA03 ,  5J056BB21 ,  5J056BB60 ,  5J056CC00 ,  5J056CC14 ,  5J056FF01 ,  5J056FF10
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM