特許
J-GLOBAL ID：200903082151094211

半導体装置及びその製造方法

発明者：
井上 泰一

井上 泰一 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (1件)： 稲垣 清
公報種別：公開公報
出願番号（国際出願番号）：特願2004-133383
公開番号（公開出願番号）：特開2005-317735
出願日： 2004年04月28日
公開日（公表日）： 2005年11月10日
要約：
【課題】 MCPに搭載される半導体チップとして好適に使用でき、半導体装置の裏面から素子活性領域の近傍への重金属の拡散を抑制し、且つ高い機械的強度を有する半導体装置、及び、その製造方法を提供する。【解決手段】 下部半導体装置13は、素子活性領域13aを上面に有する半導体基板を備え、基板は130μm以下の厚みを有する。また、基板厚みの60%程度の厚みを有する高濃度不純物含有層21を素子活性領域13aと基板底面との間に有する。【選択図】 図1
請求項（抜粋）：
活性層を上面に有する半導体基板を備える半導体装置において、 前記基板が130μm以下の厚みを有し、該基板厚みの50%以上の厚みを有し重金属をゲッタリングする機能を有する不純物含有層を前記活性層と基板底面との間に有することを特徴とする半導体装置。
IPC (4件)：
H01L21/322 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18
FI (2件)：
H01L21/322 R ,  H01L25/08 Z
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM