特許

J-GLOBAL ID：200903082261410828

半導体装置およびその製造方法

発明者： 鳥居 和功 ,  三木 浩史 ,  櫛田 恵子 ,  加賀 徹 ,  藤崎 芳久
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 薄田 利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平7-305766
公開番号（公開出願番号）：特開平9-148537
出願日： 1995年11月24日
公開日（公表日）： 1997年06月06日
要約：

【要約】【課題】強誘電体薄膜とシリコン系絶縁膜の接触に起因する膜の剥がれおよびクラック発生を防止して、信頼性が高い半導体装置およびその製造方法を提供する。【解決手段】絶縁膜61に形成された開口部の側面と底面を覆うカップ状の下部電極71を形成し、その上に強誘電体薄膜72および上部電極73を積層して、キャパシタを構成する。【効果】強誘電体膜72は下部電極71上のみに存在し、絶縁膜61と接触しないので、良好な密着性が得られ、剥離やクラックなどの問題が生ずる恐れはない。

請求項（抜粋）：

スイッチング用トランジスタと電荷蓄積用キャパシタが同一の半導体基板上に形成された半導体装置において、上記キャパシタは下部電極および当該下部電極上に積層して形成された強誘電体膜および上部電極からなり、上記下部電極は、上記スイッチングトランジスタが形成されてある上記半導体基板上に形成された絶縁膜の有する開口部の底面および側面に沿って上記開口部内のみに形成され、上記強誘電体膜は上記下電極の終端部と同じ位置に終端部を有していること特徴とする半導体装置。

IPC (9件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/314

FI (5件)：

H01L 27/10 651 ,  H01L 27/10 451 ,  H01L 21/314 A ,  H01L 27/04 C ,  H01L 29/78 371

引用特許：

出願人引用 (3件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-094075   出願人：株式会社日立製作所
• キャパシタ形成方法
  公報種別：公開公報   出願番号：特願平6-061862   出願人：株式会社東芝
• 半導体基板
  公報種別：公開公報   出願番号：特願平7-235352   出願人：株式会社東芝

審査官引用 (3件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-094075   出願人：株式会社日立製作所
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平3-216891   出願人：株式会社日立製作所
• 半導体基板
  公報種別：公開公報   出願番号：特願平7-235352   出願人：株式会社東芝