特許
J-GLOBAL ID：200903082317264285

半導体集積回路装置およびその製造方法

発明者：
迫田 直樹

迫田 直樹 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 青山 葆 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-134361
公開番号（公開出願番号）：特開2003-332515
出願日： 2002年05月09日
公開日（公表日）： 2003年11月21日
要約：
【要約】【課題】 電源ノイズ低減効果を大きく且つ実装面積を小さくする。【解決手段】 半導体集積回路チップ21上に、電源用配線層24およびグランド用配線層25を含む再配線層23を形成し、夫々の配線層を、半導体集積回路チップ21上に形成された外部電極に、接続孔によって接続している。したがって、再配線層23の最上層に形成される接合部材のサイズおよびピッチが電子部品22の電極のサイズおよびピッチに合うように配線層22,25に設ける接続孔26,27の位置を調整することによって、半導体集積回路チップ21上に電極のサイズおよびピッチが異なる電子部品22を搭載できる。したがって、電子部品22をノイズ対策部品とすると、ノイズ対策部品22と半導体集積回路チップ21とを電気的に接続する配線長を最短にでき、上記配線長のインダクタンスを低減して電源系のノイズを大幅に低減できる。また、実装面積を小さくできる。
請求項（抜粋）：
配線積層基板上に半導体集積回路チップを搭載し、上記配線積層基板と上記半導体集積回路チップとを電気的に接続し、上記半導体集積回路チップを封止し、上記配線積層基板に複数の外部接続端子を設けた半導体集積回路装置において、上記半導体集積回路チップの表面に、絶縁膜を介して、パターニングされた単数または複数の導電体層の夫々を絶縁層で挟んで成る配線層が積層されており、上記配線層上に電子部品が搭載されると共に、この電子部品と上記配線層の最上層に設けられた電極とが電気的に接続されており、上記配線層および電子部品は、上記半導体集積回路チップと共に封止されていることを特徴とする半導体集積回路装置。
IPC (2件)：
H01L 25/00 ,  H01L 23/12 501
FI (2件)：
H01L 25/00 B ,  H01L 23/12 501 W
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM