特許
J-GLOBAL ID：200903082847633958
電子部品実装方法及び装置
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
高松 猛
, 市川 利光
, 橋本 公秀
公報種別：公開公報
出願番号（国際出願番号）：特願2007-017957
公開番号（公開出願番号）：特開2007-173855
出願日： 2007年01月29日
公開日（公表日）： 2007年07月05日
要約：
【課題】電子部品の実装間隔が狭い場合でもセルフアライメント効果が有効に活用できる電子部品の実装方法及び装置を提供する。【解決手段】ランド14a、14bの形成された回路基板12にクリーム半田16a、16bを印刷して電子部品18を実装する際に、回路基板12のクリーム半田16a、16bの印刷位置を検出し、このクリーム半田16a、16bの印刷位置を基準とし、実装する電子部品18に対応するランド位置とこのランド14a、14bに対するクリーム半田16a、16bの印刷位置との位置ずれ量ΔLに基づいて、各電子部品18の目標実装位置をそれぞれ個別に設定して電子部品18を実装する。【選択図】図2
請求項（抜粋）：
ランドの形成された回路基板にクリーム半田を印刷して電子部品を実装する電子部品実装方法であって、
前記回路基板のクリーム半田の印刷位置を検出する印刷位置検出工程と、
前記電子部品を前記クリーム半田の印刷位置を基準として実装する実装工程とを有し、
前記実装する電子部品に対応するランド位置とこのランドに対するクリーム半田の印刷位置との位置ずれ量に基づいて、各電子部品の目標実装位置をそれぞれ個別に設定することを特徴とする電子部品実装方法。
IPC (2件)：
FI (2件)：
H05K13/04 M
, H05K3/34 512B
5E313AA03
, 5E313AA11
, 5E313EE02
, 5E313EE03
, 5E313EE22
, 5E313FF24
, 5E313FF28
, 5E313FF33
, 5E313FG06
, 5E319AA03
, 5E319AB05
, 5E319CC33
, 5E319CD04
, 5E319CD26
, 5E319CD53
, 5E319GG09
