同一の半導体基板上に異なる厚さの酸化物を同時に作製する方法

発明者：
出願人/特許権者：
代理人 (1件)：坂口博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-132185
公開番号（公開出願番号）：特開平11-354648
出願日： 1999年05月13日
公開日（公表日）： 1999年12月24日
要約：

【要約】【課題】同一半導体基板上に異なる厚さの酸化物を同時に作製する方法を提供する。【解決手段】異なる厚さの酸化シリコン層を有する半導体構造は、半導体基板1の表面上に犠牲酸化シリコン層3を形成し、犠牲酸化シリコン層を経て最大の厚さを有する酸化シリコンが形成される半導体基板の領域内に、塩素イオンおよび/または臭素イオンを注入し、犠牲酸化シリコン層を除去し、半導体基板表面上に酸化シリコンの層を成長させることにより作製される。注入イオンを含む領域では、酸化シリコンの成長速度が速くなり、したがって注入イオンを含む領域のゲート酸化物層は、注入イオンを含まない領域のゲート酸化物層と比較して、より厚くなる。また、以上の方法から得られる構造が提供される。

請求項（抜粋）：

同一の半導体基板上に異なる厚さの酸化物を同時に作製する方法において半導体基板の表面上に犠牲酸化シリコン層を形成する工程と、前記犠牲酸化シリコン層を経て、最大の厚さを有する酸化シリコンが形成される前記半導体基板の領域内に、塩素イオン,臭素イオンおよびそれらの混合物からなる群から選ばれたイオンを注入して、前記半導体基板の酸化速度を増大させる工程と前記犠牲酸化シリコン層を除去する工程と、前記半導体基板の表面上に酸化シリコンの層を成長させる工程とを含み、前記酸化シリコンの成長速度は、注入されたイオンを含む領域においてより速く、前記領域の前記酸化シリコン層は、注入されたイオンを含まない領域の酸化シリコンの層と比較して、より厚くなる、ことを特徴とする方法。

IPC (4件)：

H01L 21/8234 , H01L 27/088 , H01L 21/265 , H01L 21/316

FI (3件)：

H01L 27/08 102 C , H01L 21/316 S , H01L 21/265 W

引用特許：

審査官引用 (4件)

特開平4-206774
メモリ素子の製造方法
公報種別：公開公報出願番号：特願平6-244949 出願人：エルジイ・セミコン・カンパニイ・リミテッド
MOS型半導体装置の製造方法
公報種別：公開公報出願番号：特願平7-227278 出願人：株式会社リコー

全件表示

前のページに戻る