半導体集積回路とその電源電圧降圧回路

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-043427
公開番号（公開出願番号）：特開平10-302464
出願日： 1998年02月25日
公開日（公表日）： 1998年11月13日
要約：

【要約】【課題】従来の降圧回路は、トランジスタのホットキャリア耐性を向上するには有効であるが、ゲート絶縁膜の耐圧を向上させることが困難であった。【解決手段】 NチャネルMOSトランジスタMN5は外部電源電圧を降圧してチップの内部電源電圧(Vint )を生成する。閾値電圧モニタ回路12はDタイプNチャネルMOSトランジスタMN5の閾値電圧を検出する。抵抗R1、R1とにより反転増幅器を構成する差動増幅回路10の出力はNチャネルMOSトランジスタMN5のゲートに接続されている。差動増幅回路10の出力によりNチャネルMOSトランジスタMN5の閾値電圧を補償し、内部電源電圧(Vint )を一定とする。

請求項（抜粋）：

電流通路の一端に外部電源電圧が供給され、他端が内部回路に接続されたディプリションタイプNチャネルMOSトランジスタからなる降圧トランジスタと、前記降圧トランジスタのゲート電圧を生成し、このゲート電圧を前記降圧トランジスタのゲートに供給し、前記降圧トランジスタに対し前記外部電源電圧から前記内部回路で使われる内部電源電圧を生成させる制御回路とを具備することを特徴とする半導体集積回路。

IPC (4件)：

G11C 11/407 , G05F 1/56 310 , G05F 3/24 , G11C 11/413

FI (5件)：

G11C 11/34 354 F , G05F 1/56 310 L , G05F 3/24 Z , G11C 11/34 335 A , G11C 11/34 354 D

引用特許：

審査官引用 (6件)

特開平4-212782
半導体装置
公報種別：公開公報出願番号：特願平4-248023 出願人：富士通株式会社
半導体集積回路
公報種別：公開公報出願番号：特願平6-008542 出願人：富士通株式会社

全件表示

前のページに戻る