特許

J-GLOBAL ID：200903083123294171

SOI基板の製造方法

発明者： 阿賀 浩司 ,  三谷 清 ,  冨井 和弥 ,  片山 正健 ,  海野 秀之 ,  今井 和雄
出願人/特許権者： 信越半導体株式会社 ,  日本電信電話株式会社
代理人 (1件)： 好宮 幹夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-257757
公開番号（公開出願番号）：特開平10-084100
出願日： 1996年09月06日
公開日（公表日）： 1998年03月31日
要約：

【要約】 (修正有)【課題】 SOI基板を還元性雰囲気中で熱処理する場合において、埋め込み酸化膜に空洞等を生ずることのない、SOI基板の製造方法を提供する。【解決手段】 所望の導電型不純物を第1不純物濃度で有する第1の半導体基板の一面に、該第1不純物濃度より高い第2不純物濃度で該所望の導電型不純物を有する厚さが0.5ミクロンより厚い半導体層を形成する工程と、該第1の半導体基板の該半導体層の表面を、絶縁膜で覆われた第2の半導体基板に接着する工程と、該半導体層の形成されていない側の面から第1の半導体基板を薄膜化して該半導体層を露出する工程と、該半導体層の接着された基板を還元性雰囲気中で加熱して、該半導体層の不純物濃度を低減する工程と、該半導体層をさらに薄膜化して所望厚さのSOI層に仕上げる工程とからなる、ことを特徴とするSOI層の厚さが0.5ミクロン以下のSOI基板の製造方法。

請求項（抜粋）：

SOI基板を還元性雰囲気中で加熱処理する工程を有するSOI基板の製造方法において、該基板を還元性雰囲気中で熱処理する工程は、SOI層の厚さを0.5ミクロンより厚いものとして行われる、ことを特徴とするSOI基板の製造方法。

IPC (6件)：

H01L 27/12 ,  H01L 21/02 ,  H01L 21/20 ,  H01L 21/306 ,  H01L 21/324 ,  H01L 21/762

FI (6件)：

H01L 27/12 B ,  H01L 21/02 B ,  H01L 21/20 ,  H01L 21/324 Z ,  H01L 21/306 B ,  H01L 21/76 D

引用特許：

審査官引用 (4件)

• 半導体基板の製造方法
  公報種別：公開公報   出願番号：特願平5-211616   出願人：株式会社東芝
• 半導体基板及びその製造方法
  公報種別：公開公報   出願番号：特願平6-070396   出願人：キヤノン株式会社
• SOI基板の製造方法
  公報種別：公開公報   出願番号：特願平7-236596   出願人：日本電信電話株式会社
• 半導体多層材料及びその製造方法
  公報種別：公開公報   出願番号：特願平7-144258   出願人：東芝セラミックス株式会社