特許
J-GLOBAL ID:200903083344881055

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 秋田 収喜
公報種別:公開公報
出願番号(国際出願番号):特願2004-180455
公開番号(公開出願番号):特開2006-005190
出願日: 2004年06月18日
公開日(公表日): 2006年01月05日
要約:
【課題】 銅を主構成材料とする配線構造において、ストレスマイグレーションによるボイドの発生を抑制し、信頼性の高い半導体装置を提供する【解決手段】 半導体基板上の絶縁膜上に形成される多層配線構造において、主構成材料が銅からなる第1の配線の上面に接するように、下から順にバリア性が高く、かつ圧縮応力を有する第1の絶縁膜、引張応力を有する第2の絶縁膜、前記第1の絶縁膜と前記第2の絶縁膜よりも誘電率の低い第3の絶縁膜が少なくとも積層されており、前記第1の絶縁膜、前記第2の絶縁膜、および前記第3の絶縁膜を貫通し前記第1の配線に接するようにビアホールが設けられている配線構造とする。【選択図】 図1
請求項(抜粋):
半導体基板上に絶縁膜を介在して設けられ、主構成材料が銅からなる第1の配線と、 前記第1の配線上に設けられ、前記第1の配線の銅に対してバリア性を持つ第1の絶縁膜と、 前記第1の絶縁膜上に設けられ、前記第1の絶縁膜の膜応力に対して逆符号の応力を持つ第2の絶縁膜と、 前記第2の絶縁膜上に設けられた第3の絶縁膜と、 前記第3乃至第1の絶縁膜を貫通して前記第1の配線上に設けられたビアと、 前記ビアを介して前記第1の配線に接続された第2の配線とを有することを特徴とする半導体装置。
IPC (2件):
H01L 21/768 ,  H01L 23/522
FI (2件):
H01L21/90 J ,  H01L21/90 A
Fターム (51件):
5F033HH07 ,  5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK01 ,  5F033KK07 ,  5F033KK11 ,  5F033KK18 ,  5F033KK19 ,  5F033KK21 ,  5F033KK32 ,  5F033KK33 ,  5F033KK34 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR09 ,  5F033RR11 ,  5F033RR15 ,  5F033RR23 ,  5F033RR29 ,  5F033SS11 ,  5F033SS22 ,  5F033TT02 ,  5F033TT04 ,  5F033XX06 ,  5F033XX09 ,  5F033XX24 ,  5F033XX28
引用特許:
出願人引用 (2件) 審査官引用 (1件)

前のページに戻る