特許
J-GLOBAL ID：200903065780609796

半導体装置およびその製造方法

発明者：
大森 一稔

大森 一稔 について

, 
田丸 剛

田丸 剛 について

, 
大橋 直史

大橋 直史 について

, 
佐藤 清彦

佐藤 清彦 について

, 
丸山 裕之

丸山 裕之 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2003-310953
公開番号（公開出願番号）：特開2004-158832
出願日： 2003年09月03日
公開日（公表日）： 2004年06月03日
要約：
【課題】 配線層間膜およびビア層間膜を低誘電率のSiOC膜で構成した銅ダマシン配線の信頼性を向上する。【解決手段】 配線層間膜15、23およびビア層間膜21のそれぞれをSiOC膜で構成し、ストッパ絶縁膜14、22およびキャップ絶縁膜20をSiCN膜AとSiC膜Bの積層膜で構成することによって、配線層間膜15、23およびビア層間膜21のリーク電流低減、ならびにストッパ絶縁膜14、22およびキャップ絶縁膜20との接着性向上を図る。【選択図】 図8
請求項（抜粋）：
金属材料からなる配線を単層または多層に形成する半導体装置の製造方法であって、上下または左右に位置する前記配線の間を電気的に絶縁する層間絶縁膜をSiOC膜で形成し、前記SiOC膜に接して、前記SiOC膜とのヤング率の差が50GPa以下または応力の差が50MPa以下の絶縁膜を形成することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L21/768 ,  H01L21/314
FI (2件)：
H01L21/90 M ,  H01L21/314 M
Fターム (63件)：
5F033HH04 ,  5F033HH09 ,  5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK11 ,  5F033KK21 ,  5F033KK32 ,  5F033KK33 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ58 ,  5F033QQ65 ,  5F033RR01 ,  5F033RR04 ,  5F033RR08 ,  5F033RR20 ,  5F033SS08 ,  5F033SS11 ,  5F033SS15 ,  5F033TT02 ,  5F033TT08 ,  5F033VV06 ,  5F033WW00 ,  5F033WW02 ,  5F033WW03 ,  5F033WW04 ,  5F033XX01 ,  5F033XX06 ,  5F033XX12 ,  5F033XX19 ,  5F033XX24 ,  5F033XX28 ,  5F058BA04 ,  5F058BD02 ,  5F058BD18 ,  5F058BF07 ,  5F058BF27 ,  5F058BF30 ,  5F058BJ02
引用特許：
出願人引用 (15件)
全件表示
審査官引用 (2件)
引用文献：
出願人引用 (1件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM