特許
J-GLOBAL ID：200903083522285054

半導体装置の製造方法

発明者：
中澤 治雄

中澤 治雄 について


出願人/特許権者：
富士電機デバイステクノロジー株式会社

富士電機デバイステクノロジー株式会社 について


代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2002-262499
公開番号（公開出願番号）：特開2004-103763
出願日： 2002年09月09日
公開日（公表日）： 2004年04月02日
要約：
【課題】裏面拡散層の活性化を図り、かつ裏面拡散層の表面濃度を高くし、所定の注入効率と裏面電極との良好なコンタクトを得ることで、安定した低オン電圧特性を有する半導体装置の製造方法を提供する。【解決手段】高濃度のp型コレクタ層を形成するために、裏面より、冷却イオン注入12を行い、つぎに、長時間の低温アニールを行って、裏面の多結晶層を最表面まで再結晶化して、再結晶層32とする。再結晶層とすることで、pコレクタ層の活性化率を高め、正孔の注入効率を高め低オン電圧特性と、コレクタ電極との良好なコンタクト性を確保する。【選択図】 図7
請求項（抜粋）：
ドリフト層を形成する第1導電型低不純物濃度の基板を用い、該基板の第1主面側に形成された素子活性領域およびその第1電極と、前記基板の第2主面の最表面側に形成された第2導電型高不純物濃度層および第2電極とを備えた半導体装置の製造方法において、 前記基板の前記第1主面側に前記素子活性領域および前記第1電極を形成し、しかる後、前記第2主面から冷却イオン注入で第2導電型不純物を導入する工程と、その後、低温アニール処理を施して前記第2導電型不純物を活性化する工程と、表面に形成された多結晶層を除去して第2導電型高不純物層を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L29/78 ,  H01L21/20 ,  H01L21/265 ,  H01L21/336
FI (8件)：
H01L29/78 655C ,  H01L21/20 ,  H01L21/265 602A ,  H01L21/265 602C ,  H01L21/265 602Z ,  H01L21/265 Z ,  H01L21/265 W ,  H01L29/78 658A
Fターム (8件)：
5F052AA02 ,  5F052AA17 ,  5F052BA02 ,  5F052BB02 ,  5F052BB07 ,  5F052DA01 ,  5F052HA06 ,  5F052JA10
引用特許：
出願人引用 (11件)
全件表示
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM