特許

J-GLOBAL ID：200903083677047583

半導体装置およびその作製方法

発明者： 宮永 昭治 ,  久保 伸夫
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願平10-039560
公開番号（公開出願番号）：特開平11-224946
出願日： 1998年02月05日
公開日（公表日）： 1999年08月17日
要約：

【要約】【課題】 プロセス制御性の高い構造で効果的に短チャネル効果を抑制しうる半導体装置を提供する。【解決手段】 ドレイン領域102とチャネル形成領域106との接合部に沿って、チャネル幅方向に対して局所的にピニング領域105を配置する。この様な構造とすると、ピニング領域105によってドレイン側からの空乏層の広がりが抑えられるため短チャネル効果を効果的に抑制することができる。また、キャリアの移動経路が確保されているため高いモビリティを維持できる。

請求項（抜粋）：

半導体基板でソース領域、ドレイン領域及びチャネル形成領域が形成された複数のMOSFETで構成される回路を有する半導体装置において、前記チャネル形成領域内の前記ドレイン領域との接合部には前記ソース領域及びドレイン領域とは逆導電型の不純物領域がチャネル幅方向に対して局所的に設けられていることを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 ,  H01L 21/8234 ,  H01L 27/088

FI (3件)：

H01L 29/78 301 H ,  H01L 27/08 102 B ,  H01L 29/78 301 C

引用特許：

審査官引用 (4件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平5-322720   出願人：セイコーエプソン株式会社
• 特開平4-003468
  
• 半導体装置とその製造方法
  公報種別：公開公報   出願番号：特願平7-113447   出願人：セイコー電子工業株式会社
• トランジスタ
  公報種別：公開公報   出願番号：特願平8-268865   出願人：テキサスインスツルメンツインコーポレイテツド