特許
J-GLOBAL ID:200903083745635766
スタック型MOSトランジスタ保護回路
発明者:
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-278705
公開番号(公開出願番号):特開2001-160615
出願日: 2000年09月13日
公開日(公表日): 2001年06月12日
要約:
【要約】【課題】MOSFETのゲート酸化膜の破壊を回避し、かつ、信頼性保証上適切なスナップバック電圧の値を有する保護回路を提供する。【解決手段】スタック構造保護回路を構成するMOSFETのゲート・ドレイン間にサージ電圧が印加され、MOSFETのゲート酸化膜が破壊されるのを防止するため、前記ゲート・ドレイン間に単数又は複数のダイオード又はMOSFETスイッチを接続してサージ電圧を吸収する。このようにすれば、外部電源パッド等を介して侵入するサージ電圧に対して大きなサージ耐量が得られ、かつ、半導体装置の信頼性保証上、外来サージに対し適切なスナップバック電圧の値を有する異電源トレラントI/Oに用いる保護回路を形成することができる。
請求項(抜粋):
第1のMOSトランジスタのソース及び第2のMOSトランジスタのドレインが互いに接続された第1、第2のMOSトランジスタと、第1、第2の端子を有し、前記第1の端子が前記第1のMOSトランジスタのゲートに接続され、前記第2の端子が前記第1のトランジスタのドレインに接続されたクランプ回路と、前記第1のMOSトランジスタのドレインに接続された半導体装置のパッドとを具備することを特徴とするスタック型MOSトランジスタ保護回路。
IPC (6件):
H01L 27/06 311
, H01L 27/04
, H01L 21/822
, H01L 21/8234
, H01L 27/088
, H03K 17/08
FI (4件):
H01L 27/06 311 C
, H03K 17/08 C
, H01L 27/04 H
, H01L 27/08 102 F
引用特許: