特許
J-GLOBAL ID:200903083978170852
電界効果トランジスタ
発明者:
,
出願人/特許権者:
,
代理人 (1件):
藤谷 修
公報種別:公開公報
出願番号(国際出願番号):特願平7-225767
公開番号(公開出願番号):特開平9-051092
出願日: 1995年08月09日
公開日(公表日): 1997年02月18日
要約:
【要約】【課題】高電子移動度トランジスタ(HEMT)の特性を安定させ、耐圧を向上させること。【解決手段】半絶縁性のInP 基板1 上に, ノンドープのInAlAs( In組成52%)から成るバッファ層2(膜厚100nm), ノンドープのInGaAs( In組成80%)から成るチャネル層3(膜厚20nm),ノンドープのInAlAs( In組成52%)から成るスペーサ層4(膜厚5nm),Si ドープのn 型のInAlAs( In組成52%)から成るドープ層5(膜厚10nm),ノンドープのInAlAs( In組成52%)から成るショットキー層6(膜厚5nm), ノンドープのInGaAs( In組成53%)から成るキャップ層7(膜厚2nm)が順次積層されている。キャップ層7 上には,AuGe/Ni/Au から成るソース電極9 及びドレイン電極10が合金化処理によりオーミック接触して形成され,Ti/Pt/Au から成るゲート電極11がショットキー接触して形成されてHEMT100 が構成されている。
請求項(抜粋):
少なくとも基板上に、不純物が添加されていない第一の半導体層と、少なくとも一部分に不純物が添加された第二の半導体層と、不純物が添加されていない第三の半導体層とが積層された電界効果トランジスタであって、前記第三の半導体層上に、ソース電極、ドレイン電極及びゲート電極が直接形成されたことを特徴とする電界効果トランジスタ。
IPC (4件):
H01L 29/778
, H01L 21/338
, H01L 29/812
, H01L 21/265
FI (4件):
H01L 29/80 H
, H01L 21/265 P
, H01L 21/265 A
, H01L 29/80 F
引用特許:
出願人引用 (8件)
-
特開平4-180240
-
特開昭64-023576
-
化合物半導体装置の製造方法
公報種別:公開公報
出願番号:特願平3-346732
出願人:株式会社村田製作所
全件表示
審査官引用 (6件)
-
特開平4-180240
-
特開昭64-023576
-
化合物半導体装置の製造方法
公報種別:公開公報
出願番号:特願平3-346732
出願人:株式会社村田製作所
-
ゲート電極の形成方法
公報種別:公開公報
出願番号:特願平4-049311
出願人:株式会社日立製作所
-
特開昭60-132376
-
特開昭64-041273
全件表示
前のページに戻る