特許
J-GLOBAL ID：200903084026221417
MIS半導体装置およびその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2000-353926
公開番号（公開出願番号）：特開2002-158356
出願日： 2000年11月21日
公開日（公表日）： 2002年05月31日
要約：
【要約】【課題】IGBT等のMOS半導体装置のオン電圧/タ-ンオフ損失間のトレードオフ関係を改善し、またラッチアップ耐量の増大、逆電圧印加時の漏れ電流の低減を図る。【解決手段】半導体基板1 上に絶縁膜2 を介してゲート電極3 を形成し、半導体基板1 表面から連結半導体部12を経てゲート電極3 上に絶縁膜5 を介して形成された薄膜半導体層11にpベース領域6 、n+ エミッタ領域7 を形成する。エミッタ層を薄膜化することにより、エミッタ構造の微細化を可能とするとともに、pベース領域6 内の正孔電流をn+ エミッタ領域7 から遠ざけることによりラッチアップ耐量を増大させる。同時にpベース領域6 の不純物濃度を下げ、逆電圧印加時の漏れ電流を低減し双方向デバイスとしての動作を可能にする。
請求項（抜粋）：
第一導電型半導体基板上に絶縁膜を介して形成されたゲート電極と、ゲート電極の側面および上面を覆う絶縁膜と、ゲート電極上の絶縁膜上に形成された第一導電型薄膜半導体層と、ゲート電極の側部を伝って半導体基板と第一導電型薄膜半導体層とを接続する連結半導体部と、ゲート電極上方の薄膜半導体層の一部に薄膜半導体層を横断して形成された第二導電型ベース領域と、薄膜半導体層の連結半導体部から遠い側の端部に形成された第一導電型エミッタ領域と、第一導電型エミッタ領域と第二導電型ベース領域とに共に接触して設けられたエミッタ電極と、半導体基板の裏面側に形成されたコレクタ電極とを備えることを特徴とするMIS半導体装置。
IPC (4件)：
H01L 29/78 655
, H01L 29/78 652
, H01L 29/78
, H01L 29/78 653
H01L 29/78 655 A
, H01L 29/78 652 K
, H01L 29/78 652 C
, H01L 29/78 652 M
, H01L 29/78 652 T
, H01L 29/78 653 C
