特許
J-GLOBAL ID：200903084046765324
プリント基板の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
朝日奈 宗太
, 秋山 文男
公報種別：公開公報
出願番号（国際出願番号）：特願2005-116179
公開番号（公開出願番号）：特開2006-210866
出願日： 2005年04月13日
公開日（公表日）： 2006年08月10日
要約：
【課題】インプリント法で回路パターンを形成し、レーザでビアホールを形成することにより、微細な回路パターンおよび残渣のないビアホールを提供するプリント基板の製造方法を提供する。【解決手段】第1回路パターンおよび下部ランドが形成されたベース基板上に半硬化状態の絶縁層を積層した後、第2回路パターンに対応するパターンが形成された型と前記絶縁層の積層された前記ベース基板を整合させ、前記絶縁層に第2回路パターン用溝を形成するため、前記絶縁層に前記型を刻設、前記絶縁層を完全に硬化させ、レーザにより、前記下部ランドまで前記絶縁層を貫通するビアホールを形成し、前記絶縁層、前記第2回路パターン用溝および前記ビアホールの内部に無電解メッキ層を形成し、前記無電解メッキ層に電解メッキ層を形成し、前記絶縁層が露出するまで、前記無電解メッキ層および前記電解メッキ層を研磨する。【選択図】図3
請求項（抜粋）：
(A)第1回路パターンおよびビアホール用の下部ランドとを有するベース基板上に半硬化状態の絶縁層を積層し、第2回路パターンに対応する所定のパターンを有する型と前記絶縁層の積層された前記ベース基板を整合させる段階と、
(B)前記絶縁層に第2回路パターン用溝を形成するため、前記絶縁層に前記型を刻設、前記絶縁層を完全に硬化させる段階と、
(C)レーザにより、前記下部ランドまで前記絶縁層を貫通するビアホールを形成する段階と、
(D)前記絶縁層、前記第2回路パターン用溝および前記ビアホールの内部に無電解メッキ層を形成する段階と、
(E)前記無電解メッキ層に電解メッキ層を形成する段階と、
(F)前記絶縁層が露出するまで、前記無電解メッキ層および前記電解メッキ層を研磨する段階とを含むことを特徴とするプリント基板の製造方法。
IPC (4件)：
H05K 3/10
, H05K 3/24
, H05K 3/26
, H05K 3/40
H05K3/10 E
, H05K3/24 A
, H05K3/26 F
, H05K3/40 A
5E317AA24
, 5E317BB02
, 5E317BB12
, 5E317CC32
, 5E317CC33
, 5E317CD27
, 5E317CD32
, 5E317GG01
, 5E317GG03
, 5E317GG09
, 5E317GG20
, 5E343AA07
, 5E343AA15
, 5E343AA17
, 5E343BB24
, 5E343DD22
, 5E343DD32
, 5E343EE32
, 5E343EE33
, 5E343GG02
, 5E343GG06
, 5E343GG08
