特許
J-GLOBAL ID：200903084074304430

半導体装置の製造方法

発明者：
宮島 也寸志

宮島 也寸志 について


出願人/特許権者：
九州日本電気株式会社

九州日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-224822
公開番号（公開出願番号）：特開2001-053251
出願日： 1999年08月09日
公開日（公表日）： 2001年02月23日
要約：
【要約】【課題】シリンダー構造の情報蓄積電極間の絶縁性が改善されたキャパシタを有する半導体装置の製造方法を提供する。【解決手段】半導体基板1上の第1,第2の層間絶縁膜2a,2bの第1の開孔4に第1のシリコン膜10を充填し、さらに全面に第3、第4の層間絶縁膜2c,2dを堆積した後、第4の層間絶縁膜2dの表面から第1のシリコン膜10の表面に達する第2の開孔11を形成し、続いて全面に第2のシリコン膜を形成し、第2の開孔11内にフォトレジスト13を充填した後、第2のシリコン膜12をエッチバックして開孔11内のみに第2のシリコン膜を残し、さらにフォトレジスト13を保護膜として第2のシリコン膜の上端面をプラズマ処理した後、第2のシリコン膜12の表面にHSG-Si14を成長させてキャパシタ下部電極を形成する。
請求項（抜粋）：
半導体基板上にシリンダー構造の情報蓄積電極を有するキャパシタが形成される半導体装置の製造方法において、前記キャパシタの前記情報蓄積電極の形成工程が、半導体基板上に第1の層間絶縁膜と第2の層間絶縁膜とエッチングストッパを順次堆積する工程と、前記エッチングストッパの表面から前記半導体基板の表面に達する第1の開孔を複数個形成した後、前記第1の開孔に第1のシリコン膜を充填しコンタクトプラグを形成する工程と、前記コンタクトプラグの表面を含む前記エッチングストッパの表面に第3の層間絶縁膜と第4の層間絶縁膜を順次堆積する工程、前記第4の層間絶縁膜の表面から前記エッチングストッパの表面に達する第2の開孔を形成して前記コンタクトプラグの表面が前記第2の開孔内に露出させる工程と、前記第2の開孔の側壁と底部を含む前記第4の層間絶縁膜表面に第2のシリコン膜を堆積する工程と、前記第2の開孔内にフォトレジストを充填した後、前記第2のシリコン膜をエッチバックし、前記第2の開孔内のみに前記第2のシリコン膜を残す工程と、前記フォトレジストを保護膜として前記第2のシリコン膜の上端露出面をプラズマ処理する工程と、前記フォトレジストを除去した後、前記第2の開孔内の前記第2のシリコン膜の表面に半球状のポリシリコンの結晶を成長させる工程とを含むことを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 29/92
FI (3件)：
H01L 27/10 621 C ,  H01L 29/92 Z ,  H01L 27/04 C
Fターム (17件)：
5F038AC02 ,  5F038AC05 ,  5F038AV06 ,  5F038DF05 ,  5F038EZ15 ,  5F038EZ17 ,  5F083AD24 ,  5F083AD61 ,  5F083GA27 ,  5F083JA32 ,  5F083JA33 ,  5F083MA06 ,  5F083MA17 ,  5F083PR05 ,  5F083PR21 ,  5F083PR33 ,  5F083PR39
引用特許：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM