特許
J-GLOBAL ID：200903035040258667

キャパシタの構造及びその製造方法

発明者：
趙 福 ▲猿▼

趙 福 ▲猿▼ について

, 
崔 乗 載

崔 乗 載 について

, 
千 栄 一

千 栄 一 について


出願人/特許権者：
現代電子産業株式会社

現代電子産業株式会社 について


代理人 (1件)： 恩田 博宣 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-357266
公開番号（公開出願番号）：特開2000-196042
出願日： 1999年12月16日
公開日（公表日）： 2000年07月14日
要約：
【要約】【課題】 ノード間のブリッジ現象を抑えるキャパシタの下部電極の構造及びその製造方法を提供する。【解決手段】 キャパシタの製造方法は、半導体基板11上に層間絶縁膜15を形成し、キャパシタ形成領域に対応する層間絶縁膜15を取り除く段階と、基板の全面に半導体層16を形成し、半導体層上に平坦化用の絶縁膜17を形成し、層間絶縁膜の表面が露出するまで平坦化用の絶縁膜17及び半導体層16をエッチバックしてシリンダ構造のキャパシタの下部電極を形成する段階と、下部電極の露出された頂点部に不純物イオンを注入する段階と、平坦化用の絶縁膜17及び層間絶縁膜13を全て取り除く段階と、頂点部を除いた下部電極の表面にHSG-Si18を形成する段階とを備える。
請求項（抜粋）：
第1下部電極と、前記第1下部電極の両側に第1下部電極に電気的に接続され、前記第1下部電極よりも高く形成される第2下部電極と、前記第2下部電極の頂点部を除いた第1及び第2下部電極の表面に形成されるHSG-Siとを備えることを特徴とするキャパシタの構造。
IPC (2件)：
H01L 27/108 ,  H01L 21/8242
FI (2件)：
H01L 27/10 621 C ,  H01L 27/10 681 Z
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM