特許
J-GLOBAL ID：200903084399313389
CMOSイメージセンサ及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (2件)：
山川 政樹
, 山川 茂樹
公報種別：公開公報
出願番号（国際出願番号）：特願2004-369144
公開番号（公開出願番号）：特開2005-197681
出願日： 2004年12月21日
公開日（公表日）： 2005年07月21日
要約：
【課題】CMOSイメージセンサを構成するトランジスタのゲート電極の下のアクティブ領域と素子分離膜間の境界で不純物イオン注入による欠陥発生を最小化できるCMOSイメージセンサ及びその製造方法を提供する。【解決手段】本発明に係るCMOSイメージセンサは複数のトランジスタを具備する第1導電型の半導体基板と、前記トランジスタのゲート電極とオーバーラップするアクティブ領域と、前記アクティブ領域と隣接する素子分離膜と、前記アクティブ領域と素子分離膜との間に形成される高濃度の第1導電型の不純物イオン領域とを含んでいることを特徴とする。【選択図】図6
請求項（抜粋）：
複数のトランジスタを具備する第1導電型の半導体基板と、
前記トランジスタのゲート電極とオーバーラップするアクティブ領域と、
前記アクティブ領域と隣接する素子分離膜と、
前記アクティブ領域と素子分離膜との間に形成される高濃度の第1導電型の不純物イオン領域とを含んでいることを特徴とするCMOSイメージセンサ。
IPC (1件)：
FI (1件)：
Fターム (13件)：
4M118AA05
, 4M118AB01
, 4M118BA14
, 4M118CA04
, 4M118DD04
, 4M118DD12
, 4M118EA01
, 4M118EA07
, 4M118EA16
, 4M118FA06
, 4M118FA25
, 4M118FA26
, 4M118FA28
