特許
J-GLOBAL ID：200903084764584940
半導体素子収納用パッケージおよび半導体装置
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2001-325870
公開番号（公開出願番号）：特開2003-133457
出願日： 2001年10月24日
公開日（公表日）： 2003年05月09日
要約：
【要約】【課題】 高周波信号の伝送効率に優れた半導体パッケージを提供すること。【解決手段】 枠体2内面の貫通孔2bの下方の部位に上面に半導体素子5と同軸コネクタ3の中心導体3bとを電気的に接続する線路導体6aが形成された回路基板6を上面に設置した棚部2aが設けられており、中心導体3bは絶縁体3cおよび枠体2内面より突出しているとともに枠体2内面から回路基板6に接続される先端までの部位の厚さがその残部の10〜50%とされている。
請求項（抜粋）：
上側主面に半導体素子を載置するための載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔が形成された枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに該絶縁体の前記枠体内側の端面が前記枠体内部に位置するように前記貫通孔に嵌着された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記枠体内面の前記貫通孔の下方の部位に上面に前記半導体素子と前記中心導体とを電気的に接続する線路導体が形成された回路基板を上面に設置した棚部が設けられており、前記中心導体は、前記絶縁体および前記枠体内面より突出しているとともに前記枠体内面から前記回路基板に接続される先端までの部位の厚さがその残部の10〜50%とされていることを特徴とする半導体素子収納用パッケージ。
IPC (2件)：
FI (3件)：
H01L 23/02 H
, H01L 23/02 F
, H01L 23/04 E
