特許
J-GLOBAL ID：200903084849945640

半導体装置の製造方法

発明者：
池田 晴美

池田 晴美 について

, 
安藤 厚博

安藤 厚博 について

, 
釘宮 克尚

釘宮 克尚 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2006-056856
公開番号（公開出願番号）：特開2007-234993
出願日： 2006年03月02日
公開日（公表日）： 2007年09月13日
要約：
【課題】エピタキシャル成長層からなるエクステンション部を有し、かつ、ゲート長の短い半導体装置の製造方法を提供する。【解決手段】本実施形態に係る半導体装置の製造方法は、半導体基板1上に、第1ゲート22を形成する工程と、少なくとも第1ゲート22の表面を窒化処理して、第1ゲートを保護する窒化膜24を形成する工程と、窒化処理において半導体基板1上に形成された窒化膜24を選択的に除去する工程と、第1ゲート22の両側における半導体基板1上に、エピタキシャル成長層を形成する工程とを有する。【選択図】図5
請求項（抜粋）：
半導体基板上に、第1ゲートを形成する工程と、 少なくとも前記第1ゲートの表面を窒化処理して、前記第1ゲートを保護する窒化膜を形成する工程と、 前記窒化処理において前記半導体基板上に形成された前記窒化膜を選択的に除去する工程と、 前記第1ゲートの両側における前記半導体基板上に、エピタキシャル成長層を形成する工程と を有する半導体装置の製造方法。
IPC (3件)：
H01L 29/78 ,  H01L 21/336 ,  H01L 29/417
FI (4件)：
H01L29/78 301S ,  H01L29/78 301G ,  H01L29/78 301P ,  H01L29/50 M
Fターム (45件)：
4M104BB01 ,  4M104BB20 ,  4M104BB21 ,  4M104CC01 ,  4M104DD03 ,  4M104DD50 ,  4M104DD86 ,  4M104EE09 ,  4M104EE15 ,  4M104EE17 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F140AA13 ,  5F140BA01 ,  5F140BC06 ,  5F140BD04 ,  5F140BD11 ,  5F140BE09 ,  5F140BF01 ,  5F140BF05 ,  5F140BF07 ,  5F140BG04 ,  5F140BG09 ,  5F140BG12 ,  5F140BG14 ,  5F140BG36 ,  5F140BG52 ,  5F140BG53 ,  5F140BG54 ,  5F140BH06 ,  5F140BH14 ,  5F140BH22 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK13 ,  5F140BK18 ,  5F140BK34 ,  5F140BK39 ,  5F140CB04 ,  5F140CB08 ,  5F140CC03 ,  5F140CE06 ,  5F140CE07 ,  5F140CE18
引用特許：
出願人引用 (2件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM