特許
J-GLOBAL ID:200903084850463314

半導体素子及びこれを用いた半導体装置と変換器

発明者:
出願人/特許権者:
代理人 (1件): 作田 康夫
公報種別:公開公報
出願番号(国際出願番号):特願2000-274991
公開番号(公開出願番号):特開2002-083964
出願日: 2000年09月06日
公開日(公表日): 2002年03月22日
要約:
【要約】 (修正有)【課題】半導体装置の大容量化を図る場合に、複数半導体素子の並列接続時におけるスイッチング動作を安定化し、かつ、半導体素子内部での不均一動作を抑える。【解決手段】半導体素子内部に外付けチップ抵抗と同等の効果を有するゲート抵抗としてゲート制御配線膜22に接続する制御配線電極膜32と制御電極33との間にポリシリコンやセラミック材料からなる高電気抵抗領域40を内蔵する。
請求項(抜粋):
半導体基板の一方の主表面上に、通電動作に関与する半導体能動領域と、半導体基板から絶縁されて、前記半導体能動領域を制御する制御配線と、前記制御配線と電気的に接続され、外部制御端子と接続するために設けられた制御電極と、前記制御配線と前記制御電極との間に電気的に接続される電気抵抗領域と、を有し、前記電気抵抗領域と前記制御配線の接続位置を基準とした場合に、前記電気抵抗領域側の抵抗値が前記制御配線側の最大の配線抵抗値よりも大きい半導体素子。
IPC (6件):
H01L 29/78 655 ,  H01L 29/78 ,  H01L 29/78 657 ,  H01L 27/06 311 ,  H01L 27/06 ,  H02M 1/00
FI (7件):
H01L 29/78 655 Z ,  H01L 29/78 655 G ,  H01L 29/78 657 G ,  H01L 27/06 311 A ,  H01L 27/06 311 C ,  H02M 1/00 J ,  H02M 1/00 L
Fターム (16件):
5F048AC07 ,  5F048AC10 ,  5F048BA07 ,  5H740AA05 ,  5H740BA11 ,  5H740BA12 ,  5H740BB01 ,  5H740BB02 ,  5H740BB05 ,  5H740BB09 ,  5H740BB10 ,  5H740MM03 ,  5H740MM18 ,  5H740NN17 ,  5H740PP02 ,  5H740PP03
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る