半導体装置及びその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-197801
公開番号（公開出願番号）：特開2002-016154
出願日： 2000年06月30日
公開日（公表日）： 2002年01月18日
要約：

【要約】【課題】ゲート絶縁膜及びゲート電極材料膜を順次形成した後に素子分離絶縁膜を埋め込み形成するSTI技術においてゲート電極同士の短絡を防止すること。【解決手段】本発明の半導体装置は、一方の主面に溝部13aが設けられた半導体基板11と、前記溝部13aを埋め込み且つ前記溝部13aから上部を突出させた素子分離絶縁膜14と、前記半導体基板11の一方の主面上に設けられたゲート絶縁膜15及び前記ゲート絶縁膜15上に設けられ且つゲート電極16の少なくとも一部を構成するゲート電極材料膜16aを備えたトランジスタとを具備し、前記ゲート電極材料膜16aは前記素子分離絶縁膜14の突出部側面と直接接触し、前記ゲート電極材料膜16aは逆テーパー状の断面形状を有することを特徴とする。

請求項（抜粋）：

一方の主面に溝部が設けられた半導体基板と、前記溝部を埋め込み且つ前記溝部から上部を突出させた素子分離絶縁膜と、前記半導体基板の一方の主面上に設けられたゲート絶縁膜及び前記ゲート絶縁膜上に設けられ且つゲート電極の少なくとも一部を構成するゲート電極材料膜を備えたトランジスタとを具備し、前記ゲート電極材料膜は前記素子分離絶縁膜の突出部側面と直接接触し、前記ゲート電極材料膜は逆テーパー状の断面形状を有することを特徴とする半導体装置。

IPC (7件)：

H01L 21/8247 , H01L 29/788 , H01L 29/792 , H01L 21/28 , H01L 21/76 , H01L 27/115 , H01L 29/43

FI (5件)：

H01L 21/28 F , H01L 29/78 371 , H01L 21/76 L , H01L 27/10 434 , H01L 29/62 G

Fターム (59件)：

4M104AA01 , 4M104BB01 , 4M104CC05 , 4M104DD02 , 4M104DD04 , 4M104DD29 , 4M104DD66 , 4M104EE08 , 4M104EE14 , 4M104FF08 , 4M104GG09 , 4M104GG16 , 4M104HH20 , 5F001AA23 , 5F001AA25 , 5F001AA30 , 5F001AA43 , 5F001AA63 , 5F001AB02 , 5F001AC01 , 5F001AD12 , 5F001AD53 , 5F001AE08 , 5F001AG02 , 5F001AG17 , 5F032AA34 , 5F032AA44 , 5F032AA45 , 5F032CA21 , 5F032DA02 , 5F032DA24 , 5F032DA25 , 5F032DA26 , 5F032DA33 , 5F032DA43 , 5F032DA53 , 5F032DA78 , 5F083EP05 , 5F083EP23 , 5F083EP27 , 5F083EP55 , 5F083EP56 , 5F083EP76 , 5F083ER03 , 5F083ER14 , 5F083ER22 , 5F083GA27 , 5F083GA30 , 5F083JA04 , 5F083JA32 , 5F083JA33 , 5F083NA01 , 5F083NA06 , 5F083PR03 , 5F083PR05 , 5F083PR10 , 5F083PR21 , 5F083PR29 , 5F083PR40

引用特許：

審査官引用 (6件)

不揮発性半導体記憶装置及びその製造方法
公報種別：公開公報出願番号：特願平6-248436 出願人：株式会社東芝
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平10-360357 出願人：日本電気株式会社
不揮発性半導体記憶装置及びその製造方法
公報種別：公開公報出願番号：特願2000-063714 出願人：シャープ株式会社

全件表示

前のページに戻る