特許
J-GLOBAL ID：200903060299465061
半導体不揮発性記憶装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-059571
公開番号（公開出願番号）：特開平11-261038
出願日： 1998年03月11日
公開日（公表日）： 1999年09月24日
要約：
【要約】【課題】品質を向上して、高集積化に適したSA-STIセルを用いた半導体不揮発性記憶装置およびその製造方法を提供する。【解決手段】チャネル形成領域を有する半導体基板10と、チャネル形成領域を素子分離するように半導体基板に形成された溝に埋め込まれた素子分離絶縁膜24aと、チャネル形成領域の上層に形成されたトンネル絶縁膜20aと、トンネル絶縁膜の上層に形成され、少なくとも対向する2つの端部が、当該端部間よりも高く形成されたフローティングゲート33aと、フローティングゲートを全面に被覆して形成された中間絶縁膜25aと、中間絶縁膜の上層に形成されたコントロールゲート31と、チャネル形成領域に接続して形成されたソース・ドレイン領域13,13’とを有するメモリトランジスタを有する構成とする。
請求項（抜粋）：
素子分離領域をフローティングゲートの幅方向の端部に自己整合的に形成する工程を有する半導体不揮発性記憶装置の製造方法において、半導体基板上にトンネル絶縁膜とするゲート酸化膜を形成する工程と、前記フローティングゲートとする、不純物を含む多結晶シリコン膜を形成する工程と、前記多結晶シリコン膜上に第1の絶縁膜を形成する工程と、少なくとも前記第1の絶縁膜および前記多結晶シリコン膜をパターニングして、前記フローティングゲート用パッド部を形成する工程と、少なくとも前記フローティングゲート用パッド部の前記多結晶シリコン膜側壁に第2の絶縁膜を形成する工程と、前記第2の絶縁膜が形成された前記フローティングゲート用パッド部をマスクとして、異方性プラズマエッチング法により、前記半導体基板表面部に素子分離用溝を形成する工程と、熱酸化法により、前記素子分離用溝表面を酸化し、前記素子分離用溝側壁の上部に形成された酸化膜と前記半導体基板との界面位置が、前記フローティングゲート用パッド部側壁と前記第2の絶縁膜との界面位置よりメモリセルのチャネル中央部側になるような膜厚の熱酸化膜を形成する工程とを有することを特徴とする半導体不揮発性記憶装置の製造方法。
IPC (6件)：
H01L 27/115
, G11C 16/04
, H01L 21/76
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, G11C 17/00 622 E
, H01L 21/76 L
, H01L 29/78 371
