特許
J-GLOBAL ID:200903084983437642

演算制御装置及びそれを用いた状態監視制御装置

発明者:
出願人/特許権者:
代理人 (1件): 紋田 誠 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-283800
公開番号(公開出願番号):特開2001-111435
出願日: 1999年10月05日
公開日(公表日): 2001年04月20日
要約:
【要約】【課題】 中央演算装置14がやりとりするデータのビット数が4,8,16等の場合であっても、データの誤りを訂正等することができるようにする。【解決手段】 主記憶装置14を中央演算装置14からのデータを記憶するデータ記憶部37と、中央演算装置14からのデータに対して訂正符号を生成する訂正符号生成部35と、該訂正符号生成部35により生成された訂正符号を記憶する訂正符号記憶部38と、中央演算装置14にデータ記憶部37に記憶されたデータを読出す際に、訂正符号記憶部38からの訂正符号に基づき照合シンドロームを演算して、当該照合シンドロームにより読出したデータに誤りが無いか否かを判断すると共に、所定条件の誤りがあった場合には訂正して出力する訂正実行部39とにより構成する。これによりデータの信頼性を向上させる。
請求項(抜粋):
中央演算装置からのデータを記憶し、当該記憶したデータを前記中央演算装置に出力する主記憶装置を有する演算制御装置において、前記主記憶装置が、中央演算装置からのデータを記憶するデータ記憶部と、前記中央演算装置からのデータに対して訂正符号を生成する訂正符号生成部と、該訂正符号生成部により生成された訂正符号を記憶する訂正符号記憶部と、前記中央演算装置に前記データ記憶部に記憶されたデータを読出す際に、前記訂正符号記憶部からの訂正符号に基づき照合シンドロームを演算して、当該照合シンドロームにより読出したデータに誤りが無いか否かを判断すると共に、所定条件の誤りがあった場合には訂正して出力する訂正実行部とを有することを特徴とする演算制御装置。
IPC (7件):
H03M 13/19 ,  G06F 11/10 330 ,  G06F 12/16 320 ,  H02H 3/02 ,  H02H 3/28 ,  H03M 13/01 ,  H04L 1/00
FI (7件):
H03M 13/19 ,  G06F 11/10 330 Q ,  G06F 12/16 320 F ,  H02H 3/02 G ,  H02H 3/28 X ,  H03M 13/01 ,  H04L 1/00 A
Fターム (40件):
5B001AA05 ,  5B001AB02 ,  5B001AC01 ,  5B001AD03 ,  5B001AD06 ,  5B018GA01 ,  5B018GA02 ,  5B018HA15 ,  5B018HA31 ,  5B018KA01 ,  5B018MA01 ,  5B018MA24 ,  5B018NA02 ,  5B018NA03 ,  5B018NA06 ,  5B018NA07 ,  5B018RA01 ,  5B018RA02 ,  5B018RA11 ,  5G047AA01 ,  5G047AB05 ,  5G047BA09 ,  5G047BB01 ,  5G047CA04 ,  5J065AB01 ,  5J065AC02 ,  5J065AE06 ,  5J065AF02 ,  5J065AG02 ,  5J065AG09 ,  5J065AH04 ,  5J065AH06 ,  5J065AH17 ,  5J065AH19 ,  5K014AA01 ,  5K014AA05 ,  5K014EA01 ,  5K014EA08 ,  5K014FA09 ,  5K014GA01
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る