コンピュータシステム及びその動作方法

発明者： ,
出願人/特許権者：
代理人 (1件)：大島陽一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-211204
公開番号（公開出願番号）：特開平8-227376
出願日： 1995年07月27日
公開日（公表日）： 1996年09月03日
要約：

【要約】【課題】アドレスピン数を削減すると共にシステムの動作速度を向上させるための新規なアドレス指定方法を用いたコンピュータシステム及びその動作方法の提供。【解決手段】本発明では、アドレスバスはキャッシュ/主メモリによって共有されている。メモリアクセスが要求されると、キャッシュメモリにアクセスするのに十分な数の第1セットのアドレスビットがバス上に出力される。これらのビットは主メモリに対する行ビットとしても働き、主メモリアドレスバッファに格納される。キャッシュヒットの場合、キャッシュメモリに対するデータの書き込み/読み出しがなされる。キャッシュミスの場合、行アドレスビットが主メモリ内にストローブされると共に、列アドレスビットとして働く残りのメモリビットが出力され、主メモリがアクセスされる。

請求項（抜粋）：

プロセッサ、主メモリ、キャッシュメモリ、及び前記プロセッサを前記主メモリと前記キャッシュメモリとに接続するアドレスバスを含むコンピュータシステムの動作方法であって、前記プロセッサによって主メモリに対する全ビットよりも少ない第1の複数のアドレスビットが前記アドレスバスに出力されるようにする過程と、前記キャッシュメモリによって前記第1の複数のアドレスビットを基にキャッシュメモリアクセスが実行されるようにする過程と、前記主メモリのアクセス動作が開始されるように、前記主メモリによって前記第1の複数のアドレスビットが用いられるようにする過程と、前記キャッシュメモリアクセスの結果がキャッシュミスであるか否かを判定する過程とを含み、キャッシュミスの場合、前記キャッシュアクセス結果の判定過程は、更に、前記プロセッサによって前記アドレスバス上に第2の複数のアドレスビットが出力されるようにする過程と、前記主メモリへのアクセス動作が完了するように、前記主メモリによって前記第2の複数のアドレスビットが用いられるようにする過程とを含むことを特徴とするコンピュータシステムの動作方法。

IPC (2件)：

G06F 12/02 590 , G06F 12/08

FI (2件)：

G06F 12/02 590 A , G06F 12/08 M

引用特許：

審査官引用 (9件)

メモリ・アクセス方法
公報種別：公開公報出願番号：特願平3-281833 出願人：ダイキン工業株式会社
特開平4-233642
アドレス転送方式
公報種別：公開公報出願番号：特願平3-212976 出願人：日本電気株式会社

全件表示

前のページに戻る