特許

J-GLOBAL ID：200903085224379642

半導体装置の製造方法

発明者： 中村 俊二
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-183687
公開番号（公開出願番号）：特開2000-022007
出願日： 1998年06月30日
公開日（公表日）： 2000年01月21日
要約：

【要約】【課題】 半導体装置の製造方法に関し、高誘電体或いは強誘電体のゲート絶縁膜をもつトランジスタを製造する際、ゲート絶縁膜にダメージも与えずにセルフ・アライメント方法を適用できるようにする。【解決手段】 両端がフィールド絶縁膜24上に在ると共に他の部分がゲート絶縁膜ダミーである窒化Si膜23上に在るゲート電極25を形成し、ゲート電極25やフィールド絶縁膜24をマスクに不純物をイオン注入し、注入された不純物の活性化熱処理を行なって低不純物濃度ソース領域26S及び高不純物濃度ソース領域28S、低不純物濃度ドレイン領域26D及び高不純物濃度ドレイン領域28Dを形成してから窒化Si膜23を除去してゲート電極25直下などに空洞23Aを生成させ、少なくとも空洞23Aを埋める高誘電体からなるゲート絶縁膜29を形成し、その後、ソース電極31S及びドレイン電極31Dを形成する。

請求項（抜粋）：

両端がフィールド絶縁膜上に在ると共に他の部分が選択除去可能なゲート絶縁膜ダミー上に在るゲート電極を形成する工程と、次いで、ゲート電極並びにフィールド絶縁膜をマスクとして不純物イオン注入を行なう工程と、次いで、注入された不純物の活性化熱処理を行なってソース領域並びにドレイン領域を形成してからゲート絶縁膜ダミーを除去してゲート電極直下などに空洞を生成させる工程と、次いで、少なくとも空洞を埋める高誘電体或いは強誘電体からなるゲート絶縁膜を形成する工程と、その後、ソース電極及びドレイン電極などを形成する工程とが含まれてなることを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/10 451

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 451

Fターム (32件)：

5F001AA17 ,  5F001AD12 ,  5F001AD17 ,  5F001AD60 ,  5F001AD62 ,  5F001AF06 ,  5F001AG01 ,  5F001AG07 ,  5F001AG10 ,  5F001AG21 ,  5F001AG29 ,  5F083AD02 ,  5F083AD10 ,  5F083FR06 ,  5F083GA21 ,  5F083GA29 ,  5F083HA02 ,  5F083JA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA35 ,  5F083JA53 ,  5F083NA01 ,  5F083NA02 ,  5F083PR03 ,  5F083PR05 ,  5F083PR21 ,  5F083PR23 ,  5F083PR29 ,  5F083PR33 ,  5F083PR40 ,  5F083ZA28

引用特許：

審査官引用 (4件)

• 電界効果型トランジスタとその製造方法
  公報種別：公開公報   出願番号：特願平5-330777   出願人：日本電気株式会社
• 電界効果トランジスタ
  公報種別：公開公報   出願番号：特願平9-086639   出願人：ソニー株式会社
• 特開平4-058537
  
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平7-188981   出願人：富士通株式会社