特許
J-GLOBAL ID：200903085232771705
半導体装置およびその製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
宮田 金雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-041961
公開番号（公開出願番号）：特開2003-243423
出願日： 2002年02月19日
公開日（公表日）： 2003年08月29日
要約：
【要約】【課題】 ゲート/ドレイン耐圧が高く、かつゲート電極におけるリーク電流の少ない半導体装置を得る。【解決手段】 半導体装置を、基板1と、上記基板1上に形成されたアンドープGaNバッファ層2と、バッファ層2上に形成されたアンドープAlGaNバリア層3と、バリア層3上に形成された第1導電型のAlGaN電子走行層4と、電子走行層4中に形成されたストライプ状溝と、ストライプ状溝中で溝に沿って形成されたアンドープAlNゲート電極バッファ層7およびゲート電極バッファ層7上に形成されたゲート電極6と、ストライプ状溝外のそれぞれの電子走行層4上にストライプ状溝に対して平行に各々形成されたソース電極およびドレイン電極5と、で構成した。
請求項（抜粋）：
基板と、前記基板上に形成されたアンドープ窒化ガリウム(GaN)バッファ層と、前記バッファ層上に形成されたアンドープ窒化アルミニウムガリウム(AlGaN)バリア層と、前記バリア層上に形成された第1導電型の窒化アルミニウムガリウム(AlGaN)電子走行層と、前記電子走行層中に形成されたストライプ状溝と、前記ストライプ状溝中で前記溝に沿って形成されたアンドープ窒化アルミニウム(AlN)ゲート電極バッファ層および前記ゲート電極バッファ層上に形成されたゲート電極と、前記ストライプ状溝外のそれぞれの前記電子走行層上に前記ストライプ状溝に対して平行に各々形成されたソース電極およびドレイン電極と、を備えたことを特徴とする半導体装置。
IPC (3件)：
H01L 21/338
, H01L 29/778
, H01L 29/812
5F102FA01
, 5F102GJ02
, 5F102GJ10
, 5F102GK04
, 5F102GK08
, 5F102GL04
, 5F102GM04
, 5F102GQ02
, 5F102GR04
, 5F102GT01
, 5F102GT03
, 5F102GT05
, 5F102HC01
, 5F102HC02
, 5F102HC16
