記憶素子、メモリ回路、半導体集積回路

発明者： , , ,
出願人/特許権者：
代理人 (11件)：前田弘 , 竹内宏 , 嶋田高久 , 竹内祐二 , 今江克実 , 藤田篤史 , 二宮克也 , 原田智雄 , 井関勝守 , 関啓 , 杉浦靖也
公報種別：公表公報
出願番号（国際出願番号）：特願2006-543724
公開番号（公開出願番号）：特表2007-514265
出願日： 2004年10月22日
公開日（公表日）： 2007年05月31日
要約：

【解決手段】第1の可変抵抗(5)は、第1の端子(7)と第3の端子(9)との間に接続され、第1の端子(7)と第3の端子(9)との間に印加されるパルス電圧の極性に応じてその抵抗値を増加/減少させる。第2の可変抵抗(6)は、第3の端子(9)と第2の端子(8)との間に接続され、第3の端子(9)と第2の端子(8)との間に印加されるパルス電圧の極性に応じてその抵抗値を増加/減少させる。第1の端子(7)と第3の端子(9)との間および第3の端子(9)と第2の端子(8)との間に所定のパルス電圧を印加して第1および第2の可変抵抗(5,6)の抵抗値を可逆的に変化させることにより1ビットあるいは多ビットの情報を記録する。【選択図】図1

請求項（抜粋）：

第1の端子と第3の端子との間に接続され、前記第1の端子と前記第3の端子との間のパルス電圧の極性に応じて変化する抵抗を有する第1の可変抵抗と、前記第3の端子と第2の端子との間に接続され、前記第3の端子と前記第2の端子との間のパルス電圧の極性に応じて、前記第1の可変抵抗の変化の方向と反対の方向へ変化する抵抗を有する第2の可変抵抗とを備える、ことを特徴とする記憶素子。

IPC (4件)：

G11C 13/00 , H01L 27/10 , H01L 45/00 , H01L 49/00

FI (4件)：

G11C13/00 A , H01L27/10 451 , H01L45/00 Z , H01L49/00 Z

Fターム (19件)：

5F083FZ10 , 5F083GA01 , 5F083GA05 , 5F083GA09 , 5F083JA36 , 5F083JA37 , 5F083JA38 , 5F083JA39 , 5F083JA40 , 5F083JA43 , 5F083JA45 , 5F083JA60 , 5F083LA04 , 5F083LA05 , 5F083MA06 , 5F083MA19 , 5F083ZA12 , 5F083ZA13 , 5F083ZA21

引用特許：

審査官引用 (5件)

電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ
公報種別：公開公報出願番号：特願2002-152419 出願人：シャープ株式会社
不揮発性メモリセル及び不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願2002-353733 出願人：シャープ株式会社
特許第6473332号

全件表示

前のページに戻る