特許
J-GLOBAL ID：200903094764159853
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-093867
公開番号（公開出願番号）：特開2002-298572
出願日： 2001年03月28日
公開日（公表日）： 2002年10月11日
要約：
【要約】【課題】 セル選択トランジスタのチャネル幅の制限を緩和し、高速読み出しに有利となる半導体記憶装置を提供することを提供すること。【解決手段】 複数のMTJ素子1と、複数のMTJ素子1それぞれにデータの書き込み補助磁界を与える書き込みワード線WWLと、複数のMTJ素子1それぞれの一端に接続された複数のビット線BLと、複数のMTJ素子1それぞれの他端に共通に接続されたセル選択トランジスタ2と、セル選択トランジスタ2を駆動する選択ワード線SWLとを具備する。
請求項（抜粋）：
複数のマグネティック・トンネリング・ジャンクション素子と、前記複数のマグネティック・トンネリング・ジャンクション素子それぞれにデータの書き込み補助磁界を与える書き込みワード線と、前記複数のマグネティック・トンネリング・ジャンクション素子それぞれの一端に接続された複数のビット線と、前記複数のマグネティック・トンネリング・ジャンクション素子それぞれの他端に共通に接続されたセル選択トランジスタと、前記セル選択トランジスタを駆動する選択ワード線とを具備することを特徴とする半導体記憶装置。
IPC (4件)：
G11C 11/14
, G11C 11/15
, H01L 27/105
, H01L 43/08
G11C 11/14 Z
, G11C 11/15
, H01L 43/08 Z
, H01L 27/10 447
