電界効果トランジスタを備える半導体素子及びその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (3件)：八田幹雄 , 奈良泰男 , 宇谷勝幸
公報種別：公開公報
出願番号（国際出願番号）：特願2005-144264
公開番号（公開出願番号）：特開2005-333136
出願日： 2005年05月17日
公開日（公表日）： 2005年12月02日
要約：

【課題】電界効果トランジスタを備える半導体素子及びその製造方法を提供する。【解決手段】セル領域と周辺回路領域とを有する半導体基板210を提供する工程、半導体基板210のセル領域及び周辺回路領域上にマスク膜250を形成する工程、マスク膜250内に第1開口部255を形成して、半導体基板のセル領域の第1ゲート領域を露出させた後、第1開口部255内にダマシン方法でFinFETゲート電極265aを形成して、FinFETゲートを形成する工程、及びマスク膜内に第2開口部275を形成して、半導体基板の周辺回路領域の第2ゲート領域を露出させた後、第2開口部275内にダマシン方法でMOSFETゲート電極285aを形成して、MOSFETゲートを形成する工程を含む半導体素子の製造方法である。【選択図】図32A

請求項（抜粋）：

セル領域と周辺回路領域とを有する半導体基板を提供する工程と、前記半導体基板の前記セル領域及び前記周辺回路領域上に、マスク膜を形成する工程と、前記マスク膜内に第1開口部を形成して、前記半導体基板の前記セル領域の第1ゲート領域を露出させた後、前記第1開口部内にダマシン方法でFinFETゲート電極を形成して、FinFETゲートを形成する工程と、前記マスク膜内に第2開口部を形成して、前記半導体基板の前記周辺回路領域の第2ゲート領域を露出させた後、前記第2開口部内にダマシン方法でMOSFETゲート電極を形成して、MOSFETゲートを形成する工程と、を含むことを特徴とする半導体素子の製造方法。

IPC (5件)：

H01L21/8244 , H01L21/8234 , H01L27/00 , H01L27/088 , H01L27/11

FI (4件)：

H01L27/10 381 , H01L27/00 301A , H01L27/08 102C , H01L27/08 102E

Fターム (35件)：

5F048AA01 , 5F048AB01 , 5F048AC01 , 5F048AC03 , 5F048BA01 , 5F048BA19 , 5F048BA20 , 5F048BB03 , 5F048BB04 , 5F048BB06 , 5F048BB07 , 5F048BB09 , 5F048BB10 , 5F048BC06 , 5F048BD01 , 5F048BD02 , 5F048BD04 , 5F048BD06 , 5F048BD10 , 5F048BG13 , 5F048CB01 , 5F048DA23 , 5F083BS02 , 5F083BS14 , 5F083BS26 , 5F083BS27 , 5F083BS30 , 5F083BS41 , 5F083GA10 , 5F083JA31 , 5F083NA01 , 5F083PR21 , 5F083PR25 , 5F083PR40 , 5F083ZA04

引用特許：

出願人引用 (6件)

米国特許第6,657,259号明細書
特開平3-270066
集積半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2002-026278 出願人：株式会社日立製作所

全件表示

審査官引用 (5件)

特開平3-270066
集積半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2002-026278 出願人：株式会社日立製作所
電界効果型トランジスタ及びその製造方法
公報種別：公開公報出願番号：特願2000-113642 出願人：日本電気株式会社

全件表示

前のページに戻る