特許
J-GLOBAL ID：200903085512301933

エンハンスモード電界効果デバイスおよびその製造方法

発明者：
ジョフ・デルライン

ジョフ・デルライン について

, 
ステファン・ボエイケンス

ステファン・ボエイケンス について

, 
マリアンヌ・ジェルメン

マリアンヌ・ジェルメン について

, 
フスターフ・ボルフス

フスターフ・ボルフス について


出願人/特許権者：
アンテルユニヴェルシテール・ミクロ-エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ

アンテルユニヴェルシテール・ミクロ-エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ について

, 
カー・イュー・ルーベン・リサーチ・アンド・ディベロップメント

カー・イュー・ルーベン・リサーチ・アンド・ディベロップメント について


代理人 (3件)： 山田 卓二 ,  田中 光雄 ,  中野 晴夫
公報種別：公開公報
出願番号（国際出願番号）：特願2007-151238
公開番号（公開出願番号）：特開2007-329483
出願日： 2007年06月07日
公開日（公表日）： 2007年12月20日
要約：
【課題】本発明は、例えば、GaN/AiGaN層のような2つの活性層を含む、HEMT、MOSHFET、MISHFETデバイスのようなIII-N族電界効果デバイスを製造する方法に関する。【解決手段】このタイプのエンハンスメントモードのデバイス、即ちノーマリオフのデバイスを製造する方法は、AlGaN層の上にパッシベーション層を提供し、パッシベーション層に孔をエッチングし、孔にゲートコンタクトを形成し、一方、パッシベーション層の上に直接ソースおよびドレインを形成する。活性層および/またはゲートの特性は、ゼロ電圧がゲートに供給された場合に、ゲートの下に2次元電子ガス層が存在しないように選択される。この発明は、同様に、この特性を備えたデバイスにも関する。【選択図】図1
請求項（抜粋）：
半導体装置であって、 基板(1)と、 基板上の第1活性層(2)と、 第1活性層上の第2活性層(3)であって、第1活性層と比較した場合、より大きなバンドギャップを有する第2活性層(3)と、 第2活性層上のパッシベーション層(5)と、 パッシベーション層(5)の上に直接接触したソースコンタクト(8)およびドレインコンタクト(9)と、 パッシベーション層(5)の中にあり、パッシベーション層の下の層の中には無い少なくとも1つの孔(6)であって、ソースとドレインの間に配置された孔(6)と、 孔の中のゲートコンタクト(7)と、を含み、 2次元電子ガス層(4)は、ゲートコンタクト(7)の位置の外側の、活性層(2、3)の間に存在し、 ゲートとソースコンタクトが同電圧の場合に、ゲートコンタクト(7)の直下の、活性層の間には実質的に2次元電子ガス層(4)が存在しないことを特徴とする半導体装置。
IPC (3件)：
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812
FI (1件)：
H01L29/80 H
Fターム (24件)：
5F102FA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ05 ,  5F102GJ10 ,  5F102GK04 ,  5F102GK08 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR04 ,  5F102GT01 ,  5F102GT03 ,  5F102GV05 ,  5F102GV08 ,  5F102HC01 ,  5F102HC15 ,  5F102HC19 ,  5F102HC21
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM