特許
J-GLOBAL ID：200903085669342897
マルチプロセッサシステムおよびプログラム最適化方法
発明者：
出願人/特許権者：
代理人 (1件)：
前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-265555
公開番号（公開出願番号）：特開2003-076667
出願日： 2001年09月03日
公開日（公表日）： 2003年03月14日
要約：
【要約】【課題】 マルチプロセッサシステムにおいて、多様な処理に対応可能にし、システム全体の処理効率を向上させる。【解決手段】 複数のプロセッサ10,20はそれぞれ、プログラム制御装置13,23のプログラム同期フラグ13a,23aに、プログラム制御モードがVLIWモードかマルチスレッドモードかを示す情報を保持する。マスタプロセッサとなるプロセッサ10は、システム全体のプログラム制御を行い、かつ、プログラム同期フラグ13aの情報を更新したとき、この更新した情報を、プログラムの各命令を記憶する命令記憶部30に通知する。
請求項（抜粋）：
複数のプロセッサと、プログラムの各命令を記憶する命令記憶部とを有するマルチプロセッサシステムであって、前記複数のプロセッサを単一のプログラム制御によって動作させる第1のプログラム制御モードと、前記複数のプロセッサを独立した複数のプログラム制御によってそれぞれ動作させる第2のプログラム制御モードとを持ち、前記複数のプロセッサは、それぞれ、プログラム同期フラグを有するプログラム制御装置を有し、前記プログラム同期フラグに、前記第1および第2のプログラム制御モードのいずれかを示すプログラム同期情報を保持するものであり、前記複数のプロセッサのうちの1つであるマスタプロセッサは、当該マルチプロセッサシステム全体のプログラム制御を行い、かつ、前記プログラム同期情報を更新したとき、この更新したプログラム同期情報を前記命令記憶部に通知することを特徴とするマルチプロセッサシステム。
IPC (5件)：
G06F 15/16 610
, G06F 9/30 330
, G06F 9/30 350
, G06F 9/38 370
, G06F 15/177 680
G06F 15/16 610 B
, G06F 9/30 330 D
, G06F 9/30 350 F
, G06F 9/38 370 X
, G06F 15/177 680 C
5B013DD01
, 5B013DD05
, 5B033AA03
, 5B033AA05
, 5B033AA14
, 5B033BC05
, 5B045CC07
, 5B045GG11
, 5B045KK02
