特許

J-GLOBAL ID：200903085725056479

メモリ要求を形成するために並列に生成される複数の取出アドレスのうちの1つを選択する、プロセッサおよび命令取出方法

発明者： サン・ホー・ドン ,  ジョエル・エイブラハム・シルバーマン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-078913
公開番号（公開出願番号）：特開2000-029694
出願日： 1999年03月24日
公開日（公表日）： 2000年01月28日
要約：

【要約】【課題】 データ処理のための改良された方法およびシステムを提供すること。【解決手段】 メモリから命令を取り出すプロセッサおよび方法を開示する。本発明の方法によれば、複数の以前に取り出された命令を使用して複数の目標アドレスが決定され、複数の以前に取り出された命令のうちの最後の命令を使用して順次アドレスが決定される。目標アドレスおよび順次アドレスの決定と並列に、複数の目標アドレスのうちの1つまたは順次アドレスを指定する選択信号が生成される。この選択信号は、複数の目標アドレスのうちの1つまたは順次アドレスをメモリ要求アドレスとして選択するのに使用される。その後、メモリ要求アドレスが、プロセッサからメモリに伝送され、その結果、メモリが、少なくとも1つの命令をプロセッサに供給する。目標アドレスおよび順次アドレスの生成と選択信号の生成を並列に行うことによって、命令取出待ち時間が短縮される。

請求項（抜粋）：

複数の以前に取り出された命令を使用して複数の目標アドレスを決定し、前記複数の以前に取り出された命令のうちの最後の命令を使用して順次アドレスを決定するステップと、前記複数の目標アドレスおよび前記順次アドレスの前記決定と並列に、前記複数の目標アドレスのうちの1つまたは前記順次アドレスを指定する選択信号を生成するステップと、前記選択信号を使用して、前記複数の目標アドレスのうちの1つまたは前記順次アドレスをメモリ要求アドレスとして選択するステップと、メモリがプロセッサに少なくとも1つの命令を供給するようにするために、前記メモリ要求アドレスを前記プロセッサから前記メモリに伝送するステップとを含む、命令取出方法。

IPC (3件)：

G06F 9/38 310 ,  G06F 9/38 330 ,  G06F 9/32 320

FI (3件)：

G06F 9/38 310 B ,  G06F 9/38 330 A ,  G06F 9/32 320 E

引用特許：

審査官引用 (3件)

• 分岐命令処理装置
  公報種別：公開公報   出願番号：特願平3-267954   出願人：日本電気株式会社
• データ処理装置
  公報種別：公開公報   出願番号：特願平4-022695   出願人：三菱電機株式会社
• 分岐制御システム
  公報種別：公開公報   出願番号：特願平7-114277   出願人：株式会社日立製作所, 日立中部ソフトウェア株式会社, 株式会社日立旭エレクトロニクス