特許
J-GLOBAL ID：200903085923848119

半導体パッケージ

発明者：
稲葉 正俊

稲葉 正俊 について

, 
井上 俊明

井上 俊明 について

, 
鈴木 孝直

鈴木 孝直 について

, 
定方 伸行

定方 伸行 について


出願人/特許権者：
株式会社フジクラ

株式会社フジクラ について


代理人 (1件)： 志賀 正武 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-079538
公開番号（公開出願番号）：特開2002-280487
出願日： 2001年03月19日
公開日（公表日）： 2002年09月27日
要約：
【要約】【課題】 配線基板(インタポーザ)を使用しないウェハレベルCSP(ChipSize/Scale Package)等の半導体パッケージにあっては、メタルポスト等の端子に形成された半田バンプの接合強度を向上して、半田バンプの剥離等を確実に防止できる技術の開発が求められていた。【解決手段】 ポスト7の頂部7bの上面7cを横断するようにして延在された溝7b又は突条によって半田バンプ11の接合強度が向上され、しかも、前記溝7bや突条の延在方向によって与えられた接合強度の方向性によって、回路基板等の接続時の応力に対する剥離防止等を確実に行える半導体パッケージ20を提供する。
請求項（抜粋）：
電極(2、82)が設けられたウェハ(1、81)上に形成された絶縁層(3、83)と、この絶縁層の前記電極に整合する領域に形成された開口部(3a)を介して前記電極に接続された再配線層(6a)と、前記ウェハ、前記絶縁層及び前記再配線層を封止する封止樹脂層(8、8a、8b、8c、85)と、前記再配線層に接続して前記封止樹脂層を貫通して形成され、頂部(7a、37a、41a、87a)の上面(7c、37b、41b、87b)上に半田バンプ(11、86)が形成された導電性のポスト(7、7A、7B、7D、37、41、87)とを有し、該ポストの頂部の前記上面には、該上面上を横断する基準方向(A)と並行して延在する溝(7b、7d、7e、87c)又は突条によって凹凸が形成されていることを特徴とする半導体パッケージ(20、20A、30、80)。
IPC (2件)：
H01L 23/12 501 ,  H01L 21/60
FI (2件)：
H01L 23/12 501 P ,  H01L 21/92 602 J
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM