特許
J-GLOBAL ID：200903086210600474
半導体装置および半導体装置の製造法
発明者：
,
出願人/特許権者：
代理人 (1件)：
古谷 栄男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-097885
公開番号（公開出願番号）：特開平9-283643
出願日： 1996年04月19日
公開日（公表日）： 1997年10月31日
要約：
【要約】【課題】動作速度を高速化することができ、しかも導電層を薄くすることによって微細化が容易な半導体装置および半導体装置の製造方法の提供を目的とする。【解決手段】 フローティングゲート14およびその上に設けたコントロールゲート17を備えたメモリセル7と、セレクトゲート21を備えたセレクトトランジスタ8と、高耐圧トランジスタ9およびロジックトランジスタ10を備えており、前記コントロールゲート17、セレクトゲート21、さらに高耐圧トランジスタ9およびロジックトランジスタ10の各ゲートの表面がそれぞれシリサイド化されている半導体装置。
請求項（抜粋）：
半導体基板表面に設けられており、当該半導体基板表面から突出して位置する多層構造の導電層、を有する半導体基板において、導電層は、シリサイド化された部分を備えて構成されている、ことを特徴とする半導体装置。
IPC (6件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 21/28 301
, H01L 21/3205
, H01L 29/78
H01L 29/78 371
, H01L 21/28 301 T
, H01L 21/88 Q
, H01L 29/78 301 G
