垂直集積した回路構造を作製するための配線方法および垂直集積した回路構造

発明者：
出願人/特許権者：
代理人 (1件)：三澤正義
公報種別：公表公報
出願番号（国際出願番号）：特願2000-538382
公開番号（公開出願番号）：特表2002-508590
出願日： 1999年03月25日
公開日（公表日）： 2002年03月19日
要約：

【要約】本発明は垂直システム-集積体の配線方法に関する。この方法は、CMOS-相容性標準半導体技術によって実施可能であり、公知の方法よりも作製費を下げることができ、ミクロ電子系の集積密度を本質的に高めることができる。本発明方法によれば技術水準(ドイツ特許公開第4,433,846号A1)により、まず、個々の構成要素層を異なる基質に互いに独立して装着し、続いて結合する。最初にトップ基質の前面側に、好ましくは存在するすべての構成要素層を貫通するバイアホール(9)を開孔する。次いでトップ基質(0)を裏面からバイアホール(9)まで薄層化する。続いて完成装着した底部基質(12)をトップ基質(0)と結合する。次いでバイアホール(9)を底部基質の金属化面まで延長し(いわゆるインターチップ-バイアホール)、トップ基質と底部基質とを接触させる(配線)。本発明によればトップ基質(0)の金属化面と底部基質(12)の金属化面との垂直接触に最大密度が得られるように配線が行われる。

請求項（抜粋）：

垂直集積されたスイッチ構造を作製するための配線方法において、該方法が、次の工程: 第1主表面の範囲内に、スイッチ構造(2)を有する1個またはそれ以上の第1層および接触面(4a)を有する少なくとも1個の最上金属化面(4)を含む第1基質(0)の製造; 該第1基質(0)の前記第1主表面の範囲内の第1工程におけるバイアホール(9)の開孔; 第2主表面の範囲内にスイッチ構造体(14)を有する少なくとも1個の層および少なくとも1個の金属化面(15)を含む第2基質(12)の製造; 前記第1基質(0)と前記第2基質(12)の結合(ここでは前記第1主表面に対向配置されている該第1基質(0)の側部および前記第2基質(12)の該第2主表面の側部が調整結合される); 前記存在するバイアホール(9)の第2工程における、前記第2基質の所定の金属化面までの開孔;および該第2基質の前記最上金属化面(4)および前記第2基質の所定の金属化面との間の導電性結合の形成;を有する方法であって、前記バイアホール(9)が前記最上金属化面の接着面(4a、24)に隣接するように該バイアホール(9)の開孔を行うことを特徴とする配線方法。

Fターム (24件)：

5F033HH08 , 5F033JJ19 , 5F033KK08 , 5F033KK09 , 5F033MM30 , 5F033NN40 , 5F033QQ08 , 5F033QQ09 , 5F033QQ10 , 5F033QQ11 , 5F033QQ16 , 5F033QQ27 , 5F033QQ37 , 5F033QQ47 , 5F033QQ48 , 5F033RR04 , 5F033RR22 , 5F033TT04 , 5F033TT07 , 5F033VV00 , 5F033VV07 , 5F033WW01 , 5F033XX03 , 5F033XX33

引用特許：

審査官引用 (6件)

積層型半導体集積回路
公報種別：公開公報出願番号：特願平4-263544 出願人：シャープ株式会社
特開昭63-213943
集積回路の製造方法
公報種別：公開公報出願番号：特願平7-244733 出願人：フラウンホッファー-ゲゼルシャフトツァフェルダールングデァアンゲヴァンテンフォアシュンクエー.ファオ.

全件表示

前のページに戻る