特許
J-GLOBAL ID：200903086338165215

半導体装置

発明者：
近藤 正雄

近藤 正雄 について

, 
丸山 研二

丸山 研二 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (2件)： 高橋 敬四郎 ,  来山 幹雄
公報種別：公開公報
出願番号（国際出願番号）：特願2005-026274
公開番号（公開出願番号）：特開2006-216665
出願日： 2005年02月02日
公開日（公表日）： 2006年08月17日
要約：
【課題】 強誘電体膜と強磁性体膜との2つの層を積層することなく、かつ強磁性及び強誘電性を損なうことのない構造を有する半導体装置を提供する。【解決手段】 半導体からなる表層部を含む基板1の該表層部内のチャネル領域2の両側に、ソース領域3及びドレイン領域4が形成されている。チャネル領域の上にゲート絶縁膜7が形成されている。ゲート絶縁膜の上に被制御膜9が形成されている。被制御膜は、強誘電性を示すとともに、強磁性またはフェリ磁性をも示す。被制御膜の上にゲート電極10が形成されている。被制御膜の磁化の向きを変化させる磁化制御構造が設けられている。【選択図】 図1
請求項（抜粋）：
半導体からなる表層部を含む基板の該表層部内のチャネル領域の両側に形成されたソース領域及びドレイン領域と、 前記チャネル領域の上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に配置され、強誘電性を示すとともに、強磁性またはフェリ磁性をも示す被制御膜と、 前記被制御膜の上に形成されたゲート電極と、 前記被制御膜の磁化の向きを変化させる磁化制御構造と を有する半導体装置。
IPC (4件)：
H01L 27/105 ,  H01L 21/824 ,  H01L 29/792 ,  H01L 29/788
FI (3件)：
H01L27/10 444A ,  H01L27/10 447 ,  H01L29/78 371
Fターム (21件)：
5F083FR06 ,  5F083FR07 ,  5F083FZ10 ,  5F083GA06 ,  5F083GA21 ,  5F083JA02 ,  5F083JA13 ,  5F083JA31 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083NA01 ,  5F083PR22 ,  5F083PR34 ,  5F101BA62 ,  5F101BD02 ,  5F101BF02 ,  5F101BF09
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示
引用文献：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM