特許
J-GLOBAL ID:200903086431421108

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-336648
公開番号(公開出願番号):特開平7-201986
出願日: 1993年12月28日
公開日(公表日): 1995年08月04日
要約:
【要約】 (修正有)【目的】多層配線のスルーホール形成工程に於いて、スルーホールエッチング中に形成されるアルミスパッタ再付着層により発生する、電気特性の劣化と良品率の低下という問題を回避する。【構成】主たる導電層のアルミニウム膜103に対するスルーホールエッチングを、この導電層の上に形成されたこれとは異なる導電層のTiN膜104で一度止め、改めて残された導電層を除去することにより、スルーホールエッチング中に発生する導電層のスパッタ再付着層を防止すると同時に、且つ主たる導電層の露出を実現し、抵抗値が低く、且つ、良品率の高い多層配線の接続が図られる。
請求項(抜粋):
第1の導電層と、その上に形成されこれと異なる導電物質から成る少なくとも一層からなる第2の導電層とを形成し、この第2の導電層上に形成された絶縁層を選択的に開口し、この後に形成される配線のためにスルーホールを形成する半導体装置の製造方法に於いて、前記絶縁層のエッチングマスクとして用いるレジストパターンを形成する工程と、このレジストパターンをマスクとして前記絶縁膜を、下地の前記第2の導電層に対し選択的にエッチングを行う蝕刻工程と、前記第2の導電層を前記第1の導電層に対し選択的に除去する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/3213
FI (2件):
H01L 21/90 A ,  H01L 21/88 D
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る