特許
J-GLOBAL ID:200903086560308601
半導体装置の製造方法
発明者:
,
,
出願人/特許権者:
,
,
代理人 (4件):
小栗 昌平
, 本多 弘徳
, 市川 利光
, 濱田 百合子
公報種別:公開公報
出願番号(国際出願番号):特願2004-255463
公開番号(公開出願番号):特開2006-073800
出願日: 2004年09月02日
公開日(公表日): 2006年03月16日
要約:
【課題】 十分に誘電率が低くかつ機械的強度の高い(層間絶縁膜を備えた)半導体装置を提供する。【解決手段】 所望の素子領域の形成された半導体基板表面に、Si-O結合を主成分とする骨格の周りに多数の空孔が配置された誘電体薄膜を成膜する工程と、前記誘電体薄膜表面に、マスクを介してパターニングする工程と、パターニングのなされた前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン(TMCTS)、ヘキサメチルシラザン(HMDS)、トリメチルクロロシラン(TMCS)分子のうちの少なくとも1種を含むガスを接触させる工程とを含む。【選択図】 図1
請求項(抜粋):
所望の素子領域の形成された半導体基板表面に、Si-O結合を主成分とする骨格の周りに多数の空孔が配置された誘電体薄膜を成膜する工程と、
前記誘電体薄膜表面に、マスクを介してパターニングする工程と、
パターニングのなされた前記誘電体薄膜表面に、テトラメチルシクロテトラシロキサン(TMCTS)、ヘキサメチルシラザン(HMDS)、トリメチルクロロシラン(TMCS)分子のうちの少なくとも1種を含むガスを接触させる工程とを含む半導体装置の製造方法。
IPC (2件):
H01L 21/768
, H01L 23/522
FI (1件):
Fターム (36件):
5F033HH08
, 5F033HH11
, 5F033HH21
, 5F033HH32
, 5F033JJ11
, 5F033JJ21
, 5F033JJ32
, 5F033MM01
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033PP14
, 5F033PP27
, 5F033PP33
, 5F033QQ00
, 5F033QQ04
, 5F033QQ09
, 5F033QQ25
, 5F033QQ28
, 5F033QQ37
, 5F033QQ48
, 5F033QQ93
, 5F033RR01
, 5F033RR04
, 5F033RR06
, 5F033RR09
, 5F033RR25
, 5F033RR29
, 5F033SS11
, 5F033SS22
, 5F033TT02
, 5F033XX00
, 5F033XX01
, 5F033XX24
引用特許:
前のページに戻る