特許
J-GLOBAL ID：200903086800171340
構造化遅延スキューを用いたバッファリング技術
発明者：
,
出願人/特許権者：
代理人 (6件)：
吉武 賢次
, 玉真 正美
, 橘谷 英俊
, 佐藤 泰和
, 吉元 弘
, 川崎 康
公報種別：公開公報
出願番号（国際出願番号）：特願2005-240328
公開番号（公開出願番号）：特開2007-060036
出願日： 2005年08月22日
公開日（公表日）： 2007年03月08日
要約：
【課題】ライン型撮像素子におけるラインバッファ数を減少させる自動設計ツールを提供する。【解決手段】階層構成をとるライン・バッファの最大段数をパラメータとして仮定する。この最大段数をもとに、平均分岐数、さらに、実際の段数を算定式で求めて段数の最適化を図る。こうして求めたバッファの構成は半導体撮像素子上に実装される。【選択図】図2A
請求項（抜粋）：
バッファリング回路を動作させる方法であって、
少なくとも1つのバッファを有する上位ステージを通して回路信号を送ること、
各セットごとに前記上位ステージの1つのバッファに接続され、各ライン・バッファがそれぞれ装置の並列入力に接続された、下位ステージ内の複数セットの直列接続ライン・バッファを通して前記回路信号を送ること、および
前記回路信号を各装置入力に入力することを含み、前記装置入力がそれぞれ、前記回路信号を異なる時点でそれぞれ受信し、前記回路信号が共通の信号によって前記装置入力に駆動される方法。
IPC (1件)：
FI (2件)：
H04N5/335 Z
, H04N5/335 E
5C024CY47
, 5C024GY31
, 5C024HX01
, 5C024HX50
