特許
J-GLOBAL ID：200903086832347512
半導体パワーモジュール
発明者：
,
出願人/特許権者：
代理人 (1件)：
宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-366825
公開番号（公開出願番号）：特開2000-196009
出願日： 1998年12月24日
公開日（公表日）： 2000年07月14日
要約：
【要約】【課題】 制御基板の小形化を可能とすると共に制御基板への取付け容易な小形の半導体パワーモジュールを得る。【解決手段】 スイッチング素子T1〜T6とHVIC1〜IC3およびLVIC4を備えた半導体パワーモジュールにおけるスイッチング素子T1〜T6の電源端子P、Nおよび出力端子U、V、Wを、HVIC1〜3およびLVICの制御端子および電源端子と共に絶縁金属基板10Aの一辺の端縁近傍に一列に形成し、かつ、出力端子U、V、WとHVIC1〜3の負側の電源電極端子とを兼用したので、総端端子数が少なく、小形かつ制御基板への取付け容易なSIL形パッケージ20Aを得た。
請求項（抜粋）：
金属板に形成された絶縁層と、この絶縁層上に形成され、第一スイッチング素子を載置した第一の導体領域と、一端が上記第一スイッチング素子の一端に直列接続された第二スイッチング素子を載置した第二の導体領域と、上記絶縁層上に形成され、上記第一スイッチング素子を駆動制御する第一制御半導体素子を載置した第三の導体領域と、上記絶縁層上に形成され、上記第二スイッチング素子を駆動制御する第二制御半導体素子を載置した第四の導体領域と、上記絶縁層上に形成され、上記第一スイッチング素子の他端に接続された第一の電源端子領域と、上記絶縁層上に形成され、上記第二スイッチング素子の他端に接続された第二の電源端子領域と、上記絶縁層上に形成され、上記第一スイッチング素子と上記第二スイッチング素子との接続部に接続された出力端子領域と、上記絶縁層上に形成されると共に上記第一制御半導体素子に接続され、この第一制御半導体素子に制御信号を入力する第一の制御端子領域と、上記絶縁層上に形成されると共に上記第二制御半導体素子に接続され、この第二制御半導体素子に制御信号を入力する第二の制御端子領域と、上記絶縁層上に形成されると共に上記第一制御半導体素子に接続された正側の電源電極端子領域とを備え、上記第一制御半導体素子の負側の電源電極を上記出力端子領域に配線してこの出力端子領域を上記負側の電源電極端子領域とすると共に、上記第一の電源端子領域、上記第二の電源端子領域、上記出力端子領域、上記第一の制御端子領域、上記第二の制御端子領域および上記正側の電源電極端子領域を、上記金属板の一辺から離れる方向に並列して突出させ、外部リード端子列としたことを特徴とする半導体パワーモジュール。
IPC (2件)：
引用特許：
前のページに戻る
